约减装置及方法与流程

本申请涉及但不限于多项式运算，尤其涉及一种约减装置及方法。

背景技术：

1、相关技术中的约减方案主要通过蒙哥马利或者巴雷特约减，但当前方案需要2次乘法参与，或者会使用较长的操作数，造成逻辑路径较长，影响电路频率的提升。k-red约减和梅森约减的约减结果不彻底，对输出结果经常需要多次判断来达到模内的要求。同时蒙哥马利约减还会引入多余因子，一般也需要预计算进入蒙哥马利域，在域内进行模乘约减，再将结果退出蒙哥马利域，这都需要额外操作来进行补偿，增加了硬件电路的使用面积，从而降低了性能。

技术实现思路

1、有鉴于此，本申请实施例至少提供一种约减装置及方法。

2、本申请实施例的技术方案是这样实现的：

3、第一方面，本申请实施例提供一种约减装置，包括移位模块、拼接模块和减法模块；移位模块，用于将待约减数的至少一个目标子项中的移位子项左移预设位，得到移位后的移位子项；预设位与待约减数的模数的格式相关；拼接模块，用于将至少一个目标子项中的待拼接子项与移位后的移位子项进行拼接，得到拼接子项；减法模块，用于将拼接子项与至少一个目标子项中除目标子项和待拼接子项之外的目标子项相减，得到目标约减数；目标约减数的位数小于或等于待约减数的模数的位数。

4、第二方面，本申请实施例提供一种约减方法，应用于约减装置，包括：将待约减数的至少一个目标子项中的移位子项左移预设位，得到移位后的移位子项；预设位与待约减数的模数的格式相关；将至少一个目标子项中的待拼接子项与移位后的移位子项进行拼接，得到拼接子项；将拼接子项与至少一个目标子项中除目标子项和待拼接子项之外的目标子项相减，得到目标约减数；目标约减数的位数小于或等于待约减数的模数的位数。

5、技术效果：

6、在本申请实施例中，通过移位模块对待约减数的移位子项进行移位、通过拼接模块移位后的移位子项和待拼接子项进行拼接、通过减法模块对待约减数的拼接子项和剩余子项进行减法操作，得到目标约减数，实现了将待约减数约减至模数的位数，减小了计算过程中的硬件电路面积，减小了内存的占用率，从而提高了多项式运算效率。

7、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请的技术方案。

技术特征：

1.一种约减装置，其特征在于，所述装置包括移位模块、拼接模块和减法模块；

2.根据权利要求1所述装置，其特征在于，所述预设位包括第一预设位和第二预设位；所述待约减数的模数为第一值与差值项的和，所述差值项为第一项与第二项的差值；所述第一项通过将第一值左移第一预设位与第二预设位之和得到，所述第二项通过将第一值左移第一预设位得到。

3.根据权利要求2所述装置，其特征在于，所述移位子项包括第一移位子项和第二移位子项；

4.根据权利要求2所述的装置，其特征在于，所述待拼接子项包括第一待拼接子项和第二待拼接子项；所述第一待拼接子项的位数等于所述第一预设位；所述第二待拼接子项的位数等于所述第二预设位；所述拼接子项包括第一拼接子项和第二拼接子项；所述拼接模块还用于：

5.根据权利要求4所述的装置，其特征在于，所述减法模块还用于将所述第一拼接子项与所述第二拼接子项相减，得到第一相减结果。

6.根据权利要求5所述的装置，其特征在于，所述减法模块还用于将所述第一相减结果与所述至少一个目标子项中除所述移位子项和待拼接子项之外的目标子项相减，得到第二相减结果。

7.根据权利要求6所述的装置，其特征在于，所述装置还包括：

8.根据权利要求1至7任一项所述的装置，其特征在于，所述装置还包括：

9.根据权利要求1至7任一项所述的装置，其特征在于，所述待约减数为两个多项式的乘积；每一多项式的位数小于或等于模数的位数。

10.一种约减方法，应用于约减装置，其特征在于，包括：

技术总结本申请实施例提供一种约减装置及方法，所述约减装置包括移位模块、拼接模块和减法模块；移位模块，用于将待约减数的至少一个目标子项中的移位子项左移预设位，得到移位后的移位子项；预设位与所述待约减数的模数的格式相关；拼接模块，用于将至少一个目标子项中的待拼接子项与移位后的移位子项进行拼接，得到拼接子项；减法模块，用于将拼接子项与至少一个目标子项中除目标子项和待拼接子项之外的目标子项相减，得到目标约减数。基于上述的约减装置，实现了将待约减数约减至模数的位数，减小了计算过程中的硬件电路面积，从而提高了多项式运算效率。技术研发人员：高于博,谢宇俊,首南青,陈强受保护的技术使用者：深圳市纽创信安科技开发有限公司技术研发日：技术公布日：2024/10/17