基于数据校正的高可靠DDR控制器系统的制作方法

本发明涉及航天器的遥感数据处理与传输系统领域，尤其涉及基于数据校正的高可靠ddr控制器系统，适用于配置ddr芯片的星载高速数据处理及存储类设备。

背景技术：

1、为满足海量遥感数据在轨实时处理需求，星载高速数据处理及存储类设备通常采用ddr sdram芯片(简称ddr1、ddr2、ddr3、dd4、ddr5等)来提高数据存取速率及缓存容量，高效的ddr控制器设计是ddr芯片应用的关键。

2、现有技术主要涉及ddr控制器的一般性工作原理、实现过程、性能优化策略、芯片自检方法、不同应用方式等。

3、国防科学技术大学2014年旷立强的论文《基于fpga的ddr3设计与实现》，描述了ddr3控制器各模块的架构设计及实现方法，包括外部逻辑模块、用户接口逻辑、命令/数据通路、数据生成逻辑、存储控制单元、物理层接口等。

4、中国科学院国家空间科学中心2018年孙立雪的论文《基于ddr3 sdram的大容量异步fifo缓存系统的设计与实现》，提出了一种高速大容量异步fifo缓存系统实现方法，通过编写ddr3的用户接口模块，同时结合fpga的片上fifo的控制模块，构建高速大容量异步fifo，应用于海量数据实时采集系统。

5、中北大学电子测试技术国家重点实验室2020年吕文强的论文《基于ddr2sdram的高速数据缓存技术研究》，介绍了基于ddr2的存储系统的实现方法，采用fpga为主控制器,调用ise软件的存储接口生成工具mig生成ddr2 ip核,接收高速图像数据后写入ddr2sdram缓存,在发送周期的空闲时间将数据读出并匹配存储设备的接收速率，实现了对ddr2sdram的高速读写操作。

6、山东浪潮科学研究院有限公司2023年李炳坤的专利《一种ddr4加速读写装置》(专利号cn114721983b)，提出了一种提升ddr处理速率的方法，该发明通过乒乓传输方式、数据格式转换模块、仲裁模块、优先级读写操作模式等，提升数据吞吐储存处理速率。

7、曙光网络科技有限公司2022年胡玉庆的专利《基于fpga的ddr2 sram接口电路及其相位调整方法》(专利号cn114090241a)，提出了一种ddr的性能优化策略，该发明通过对控制模块、读写数据模块、相位调整模块的参数进行设置，确定读写数据相位窗口的中间值，使得ddr写数据和读数据工作在同一个时钟域下，简化了对读返回数据的跨时钟处理，达到了节省时钟资源的目的。

8、北京自动化控制设备研究所2021年杨海涛的专利《一种ddr sdram的自检方法》(专利号cn113628670a)，提出了一种ddr芯片自检方法，该发明通过在ddr写入0x5555aaaa及0xffff0000，遍历全部地址，回读并判断读取值与写入值是否相同，以此检测ddr芯片的连接故障及器件本身故障，该专利用于检测ddr芯片的物理故障，提高故障检测的覆盖率和测试效率，适用于ddr芯片生产或检验阶段。

9、现有技术可解决ddr芯片应用中的一般性问题，但在航天应用中，由于空间环境和电磁干扰的影响，以及温度变化、电压波动、时钟抖动等多种因素，星载设备内部的ddr控制器可能存在初始化训练校准失败、读写数据错误、运行过程状态异常等多种故障，现有ddr控制器技术并不支持数据自动重新训练校准、数据纠错译码、故障自动恢复等功能，并且发生前述故障时，若不采取星载设备断电重加电操作，故障会一直保持；星载设备的断电重加电操作需要地面干预，所需时间较长，将会导致大量遥感数据丢失，严重影响相关任务运行。

技术实现思路

1、本发明所解决的技术问题是：为了弥补现有技术的缺陷，基于数据校正的高可靠ddr控制器系统，提高ddr控制器系统的可靠性，增强ddr控制器系统在复杂空间环境下的适应能力，

2、本发明是通过如下技术方案实现的：一种基于数据校正的高可靠ddr控制器系统，该控制器系统包括ddr芯片、ddr控制器、自复位模块；

3、ddr控制器采用mig ip核实现，包括写数据fifo、读数据fifo、命令和地址复用fifo、用户接口和ddr芯片接口；写数据fifo用于接收外部输入的待写入ddr芯片的数据；读数据fifo用于读取ddr芯片内的数据；命令和地址复用fifo用于产生控制ddr芯片的读写逻辑和ddr芯片的地址，将外部输入的用户数据通过写数据fifo写入ddr芯片内对应地址；将ddr芯片对应地址的数据读出通过读数据fifo发送用户；用户接口信号包括初始化完成标识phy_init_done、写数据fifo满状态标识app_wdf_afull、写数据fifo的写使能app_wdf_wren、写数据fifo的写数据app_wdf_data、命令和地址复用fifo满状态标识app_af_afull、命令和地址复用fifo的写使能app_af_wren、读写控制命令app_af_cmd、读写逻辑地址app_af_addr、读数据fifo的输出使能rd_data_valid、读数据fifo的输出数据rd_data_fifo_out；ddr芯片接口包括ddr芯片的读写控制接口、地址接口和数据接口。

4、优选地，上述基于数据校正的高可靠ddr控制器系统还包括自复位模块；所述自复位模块执行如下操作：

5、s1、在ddr控制器系统初始化阶段结束时刻，检测ddr控制器系统输出的状态标识信号，如果状态标识信号异常时，将ddr控制器系统复位，否则，进入步骤s2；

6、s2、采用数据比对的方法对ddr控制器系统的接口时序进行验证，如果接口时序验证通过，则进入步骤s3，否则，将ddr控制器系统复位；

7、s3、在ddr控制器系统工作阶段，周期性监视ddr控制器系统的状态标识信号，状态标识信号异常时，将ddr控制器系统复位。

8、优选地，所述状态标识信号包括初始化完成标识phy_init_done、写数据fifo满状态标识app_wdf_afull、命令和地址复用fifo满状态标识app_af_afull。

9、优选地，采用数据比对的方法对ddr控制器系统的接口时序进行验证的具体做法为：

10、预先对ddr芯片写入多组数据，之后从ddr芯片读出，将读出数据与写入数据比较，若比对一致即表明ddr控制器系统的接口时序正确，否则，表明ddr控制器系统的接口时序错误。

11、上述一种基于数据校正的高可靠ddr控制器系统还包括rs编码处理模块、rs译码处理模块、监督位移除模块；

12、rs编码处理模块，在待写入ddr芯片的每帧用户数据尾部添加rs编码监督位之后发送给ddr控制器；

13、rs译码处理模块，将从ddr芯片中输出的编码数据帧进行rs译码，将译码之后的数据帧发送给监督位移除模块；

14、监督位移除模块，移除译码之后的数据帧尾部的编码监督位，恢复出用户数据。

15、本发明的另一技术方案是：一种基于数据校正的高可靠级联ddr控制器系统，包括两个所述的ddr控制器系统，还包括第一fifo缓冲单元、第二fifo缓冲单元、输出同步控制逻辑单元；

16、两个ddr控制器系统的写数据fifo的写使能app_wdf_wren同时连接用户数据的门控信号；第一ddr控制器系统的写数据fifo的写数据app_wdf_data连接用户数据的低数据位，第二ddr控制器系统的写数据fifo的写数据app_wdf_data连接用户数据的高数据位；

17、两个ddr控制器系统对应的命令和地址复用fifo共用读写控制命令app_af_cmd、读写逻辑地址app_af_addr；即：ddr芯片级联使用情况下写数据时，两个ddr控制器系统的读写控制命令、读写逻辑地址相同，写数据分别对应用户数据的低数据位和高数据位。第一ddr控制器系统的读数据fifo的输出数据rd_data_fifo_out连接第一fifo缓存单元；

18、第二ddr控制器系统的读数据fifo的输出数据rd_data_fifo_out连接第二fifo缓存单元；

19、输出同步控制逻辑单元，判断第一fifo缓存单元和第二fifo缓存单元的缓存数据量，同时大于某一数值时控制读使能信号“有效”，该读使能信号同时作用于第一fifo缓存单元和第二fifo缓存单元，将来自两个ddr控制器系统的高、低数据位同步对齐输出，即：ddr芯片级联使用情况下读数据时，两个ddr控制器系统的读数据fifo输出数据通过第一fifo缓冲单元和第二fifo缓冲单元异步写入同步读出的方式，进行高、低数据位同步对齐输出。

20、本发明的又一个技术方案是:一种星载高速数据处理设备，配置上述ddr控制器系统。

21、本发明的又一个技术方案是:一种星载高速数据存储设备，配置上述ddr控制器系统。

22、本发明的又一个技术方案是:一种星载高速数据处理设备，配置上述高可靠级联ddr控制器系统。

23、本发明的又一个技术方案是:一种星载高速数据存储设备，配置上述高可靠级联ddr控制器系统。

24、本发明与现有技术相比的有益效果是：

25、(1)、本发明通过状态监视、数据比对的方法产生系统复位信号，增加了ddr控制器系统的故障自恢复功能；

26、(2)、本发明通过rs纠错译码的策略，提高了ddr控制器数据存取的可靠性；

27、(3)、本发明原理简单、资源占用率低、易于工程实现，鲁棒性强，且该方法不受信号体制及类型限制，具有普适性。

28、(4)、本发明针对级联的ddr控制器系统通过fifo缓存对齐的方式，增加了数据带宽，提高了数据存储效率。