半导体封装方法及半导体封装结构与流程

1.本技术涉及半导体技术领域，特别涉及一种半导体封装方法及半导体封装结构。


背景技术：

2.相关技术中，在封装过程中，可以将封装组件中的电感和裸片一同排布在载板上形成并列排列结构的封装体。这类结构的封装体的体积较大，结构不紧凑。
3.随着电子设备小型轻量化，具有紧凑结构、小体积的芯片封装体受到越来越多的市场青睐。
4.然而，如何减小芯片封装体的体积是有待解决的一个技术问题。


技术实现要素：

5.本技术实施例提供一种半导体封装方法及半导体封装结构，可以使半导体封装结构的体积减小、结构紧凑。
6.本技术实施例提供了一种半导体封装方法，包括：
7.将待封装裸片和导电柱固定于载板上，所述待封装裸片的正面面向所述载板，所述待封装裸片的正面设置有焊垫，所述待封装裸片的背面设置有电感元件，所述电感元件包括第一电连接点，所述第一电连接点位于所述电感元件远离所述待封装裸片的一侧，所述导电柱位于所述待封装裸片的周侧；所述导电柱包括第一端与第二端，所述第一端位于所述导电柱靠近所述电感元件的一端，所述第二端位于所述导电柱远离所述电感元件的一端；
8.在所述载板上形成塑封层，所述塑封层包裹住所述待封装裸片、所述电感元件和所述导电柱，所述电感元件的第一电连接点以及所述导电柱的第一端的表面分别从所述塑封层中露出；
9.在所述塑封层靠近所述待封装裸片的背面的一侧形成第一导电迹线，所述第一导电迹线连接所述电感元件的第一电连接点与所述导电柱的第一端；
10.去除所述载板；
11.在所述塑封层靠近所述待封装裸片的正面的一侧形成第二导电迹线，所述第二导电迹线连接所述待封装裸片的焊垫与所述导电柱的第二端。
12.在一个实施例中，所述将待封装裸片和导电柱固定于载板上之前，还包括：
13.通过电镀工艺在硅片的背面形成第一金属层；
14.通过刻蚀工艺对所述第一金属层进行刻蚀，得到所述电感元件；
15.分割所述硅片，得到所述待封装裸片，或者，
16.通过溅射工艺在所述硅片的背面形成种子层；
17.通过电镀工艺在所述种子层上形成第一金属层；
18.通过刻蚀工艺对所述第一金属层与所述种子层进行刻蚀，得到所述电感元件；
19.分割所述硅片，得到所述待封装裸片；
20.其中，所述种子层包括第一种子层与第二种子层，所述第一种子层位于所述硅片上，所述第二种子层位于所述第一种子层上，所述第一种子层的材料为钛，所述第二种子层的材料为铜；或者，
21.所述种子层包括第二种子层，所述第二种子层的材料为铜。
22.在一个实施例中，所述待封装裸片的正面还形成有保护层；所述保护层远离所述电感元件的表面与所述电感元件远离所述保护层的表面之间的距离小于所述导电柱的高度。
23.在一个实施例中，所述导电柱为预成型的；
24.或者，
25.在所述载板上形成第二金属层；
26.通过刻蚀工艺对所述第二金属层进行刻蚀，得到所述导电柱。
27.在一个实施例中，所述在所述载板上形成塑封层，包括：
28.在所述载板上形成包封层，所述包封层包裹住所述待封装裸片、所述电感元件和所述导电柱，所述包封层的厚度大于所述导电柱的高度；
29.对所述包封层进行减薄，得到所述塑封层，使得所述导电柱的第一端露出所述塑封层。
30.在一个实施例中，所述塑封层上包括第一开口，以暴露所述电感元件的第一电连接点；通过激光开孔工艺在所述塑封层上形成所述第一开口。
31.在一个实施例中，所述在所述塑封层靠近所述待封装裸片的背面的一侧形成第一导电迹线，包括：
32.在所述第一开口中填充第一导电介质形成第一导电填充接口，并在所述塑封层上形成第一导电层；所述第一导电填充接口与所述电感元件的第一电连接点电连接，所述第一导电层与所述第一导电填充接口电连接；
33.对所述第一导电层进行图案化，得到所述第一导电迹线；
34.其中，所述第一导电填充接口与所述第一导电层在同一工艺步骤中形成。
35.在一个实施例中，所述在所述塑封层靠近所述待封装裸片的背面的一侧形成第一导电迹线之后，还包括：
36.在所述第一导电迹线上形成第一介电层，所述第一介电层包覆所述第一导电迹线。
37.在一个实施例中，所述的半导体封装方法，还包括：
38.在所述保护层上形成第二开口，以暴露所述待封装裸片的焊垫；
39.所述在所述保护层上形成第二开口的步骤位于所述去除所述载板的步骤之后，或者，位于所述在所述待封装裸片的正面形成保护层的步骤之后，且位于所述将待封装裸片和导电柱固定于载板上的步骤之前；
40.当所述保护层的材料为激光反应型材料时，通过激光开孔工艺在所述保护层上形成所述第二开口；
41.当所述保护层的材料为感光材料时，通过光刻工艺在所述保护层上形成所述第二开口。
42.在一个实施例中，所述在所述塑封层靠近所述待封装裸片的正面的一侧形成第二
导电迹线，包括：
43.在所述第二开口中填充第二导电介质形成第二导电填充接口，并在所述塑封层与所述保护层上形成第二导电层；所述第二导电填充接口与所述待封装裸片的焊垫电连接，所述第二导电层与所述第二导电填充接口电连接；
44.对所述第二导电层进行图案化，得到所述第二导电迹线；
45.其中，所述第二导电填充接口与所述第二导电层在同一工艺步骤中形成。
46.在一个实施例中，所述第二导电迹线包括第二电连接点，所述第二电连接点位于所述第二导电迹线远离所述待封装裸片的一侧；所述在所述塑封层靠近所述待封装裸片的正面的一侧形成第二导电迹线之后，还包括：
47.在所述第二导电迹线的第二电连接点上形成导电凸柱；
48.在所述第二导电迹线与所述导电凸柱上形成第二介电层，得到塑封体，所述第二介电层包裹住所述第二导电迹线与所述导电凸柱，所述导电凸柱远离所述待封装裸片的表面从所述第二介电层中露出；
49.对所述塑封体进行切割，得到半导体封装结构，所述半导体封装结构包括所述待封装裸片、所述电感元件、所述导电柱、所述塑封层、所述第一导电迹线与所述第二导电迹线；或者，
50.所述在所述塑封层靠近所述待封装裸片的正面的一侧形成第二导电迹线之后，还包括：
51.在所述第二导电迹线的第二电连接点上形成导电凸柱；
52.在所述第二导电迹线与所述导电凸柱上形成第二介电层，得到塑封体；所述第二介电层包裹住所述第二导电迹线与所述导电凸柱，所述导电凸柱远离所述待封装裸片的表面从所述第二介电层中露出；
53.在露出的所述导电凸柱的表面上形成表面处理层；
54.对所述塑封体进行切割，得到半导体封装结构，所述半导体封装结构包括所述待封装裸片、所述电感元件、所述导电柱、所述塑封层、所述第一导电迹线与所述第二导电迹线。
55.本技术部分实施例还提供了一种半导体封装结构，采用上述的半导体封装方法制备，所述半导体封装结构，包括：
56.待封装裸片，所述待封装裸片的正面设置有焊垫；
57.电感元件，位于所述待封装裸片的背面；所述电感元件包括第一电连接点，所述第一电连接点位于所述电感元件远离所述待封装裸片的一侧；
58.导电柱，位于所述待封装裸片的周侧；所述导电柱包括第一端与第二端，所述第一端位于所述导电柱靠近所述电感元件的一端，所述第二端位于所述导电柱远离所述电感元件的一端；
59.塑封层，包裹住所述待封装裸片、所述电感元件和所述导电柱，所述电感元件的第一电连接点、所述导电柱的第一端的表面以及所述导电柱的第二端的表面分别从所述塑封层中露出；
60.第一导电迹线，位于所述塑封层靠近所述待封装裸片的背面的一侧，并连接所述电感元件的第一电连接点与所述导电柱的第一端；
61.第二导电迹线，位于所述塑封层靠近所述待封装裸片的正面的一侧，并连接所述待封装裸片的焊垫与所述导电柱的第二端。
62.在本技术实施例中，通过将电感元件设置在待封装裸片的背面，使得待封装裸片和电感元件在待封装裸片的厚度方向上层叠设置，合理利用了待封装裸片厚度方向上的空间，可以使半导体封装结构的结构紧凑，进而减小半导体封装结构的体积。因此，本技术实施例中，半导体封装结构的体积小、结构紧凑，适合小型轻量电子设备。
附图说明
63.图1是根据本技术一实施例示出的半导体封装结构的结构示意图。
64.图2是根据本技术一实施例示出的半导体封装方法的流程示意图。
65.图3a是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的一种中间结构的结构示意图。
66.图3b是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的一种中间结构的结构示意图。
67.图3c是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的一种中间结构的结构示意图。
68.图4是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
69.图5是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
70.图6是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
71.图7是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
72.图8a是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
73.图8b是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
74.图9是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
75.图10是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
76.图11是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
77.图12是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
78.图13是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
79.图14是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一
种中间结构的结构示意图。
80.图15是根据本技术一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
81.图16是根据本技术一实施例示出的对塑封体进行切割的示意图。
具体实施方式
82.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
83.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
84.应当理解，尽管在本技术可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本技术范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
85.下面结合附图，对本技术的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
86.本技术的实施例提供一种半导体封装结构。半导体封装结构即为芯片封装体。该半导体封装结构适用于天线芯片封装。该导体封装结构可应用于电子设备，例如手机、电脑等等。如图1所示，该半导体封装结构包括待封装裸片11、电感元件12、导电柱13、塑封层14、第一导电迹线15、第二导电迹线16、保护层17、第一导电填充接口18、第二导电填充接口19、第一介电层110、导电凸柱111、第二介电层112与表面处理层(未示出)。
87.在本实施例中，待封装裸片11包括正面和背面，正面和背面相对。待封装裸片11的正面为活性面，待封装裸片11的正面设置有焊垫(未示出)，焊垫用于和外界进行电连接。
88.在本实施例中，如图1所示，电感元件12位于待封装裸片11的背面。电感元件12为一种电磁转化的器件。在本实施例中，电感元件12的材料为铜，但不限于此。
89.在本实施例中，电感元件12包括第一电连接点(未示出)，第一电连接点位于电感元件12远离待封装裸片11的一侧。第一电连接点用于和外界进行电连接。
90.在本实施例中，如图1所示，导电柱13位于待封装裸片11的周侧。导电柱13的材料可以是铜，但不限于此。导电柱13包括第一端与第二端，第一端位于导电柱13靠近电感元件12的一端，第二端位于导电柱13远离电感元件12的一端，导电柱13的第一端与导电柱13的第二端位置相对。导电柱13的第一端的表面以及导电柱13的第二端的表面分别从塑封层14中露出。
91.在本实施例中，如图1所示，塑封层14包裹住待封装裸片11、电感元件12和导电柱13。其中，塑封层14可以为聚合物、树脂、树脂复合材料、聚合物复合材料。例如塑封层14可
以为具有填充物的树脂，其中，填充物为无机颗粒。
92.在本实施例中，塑封层14包括第一开口(未示出)，以暴露电感元件12的第一电连接点。具体地，第一开口位于塑封层14上靠近电感元件12的一侧，第一开口在电感元件12上的投影与第一电连接点在电感元件12上投影至少部分重合，以使至少部分第一电连接点从塑封层14中露出。例如，第一开口在电感元件12上的投影与第一电连接点(未示出)在电感元件12上投影可完全重合，以使第一电连接点从塑封层14中露出。再如，第一开口在电感元件12上的投影与第一电连接点在电感元件12上投影可部分重合，以使部分第一电连接点从塑封层14中露出。
93.在本实施例中，如图1所示，第一导电填充接口18位于第一开口中，第一导电填充接口18与电感元件12的第一电连接点电连接，且与第一导电迹线15电连接。其中，第一导电填充接口18的材料可为铜，但不限于此。
94.在本实施例中，如图1所示，第一导电迹线15位于塑封层14靠近待封装裸片11的背面的一侧，并连接电感元件12的第一电连接点与导电柱13的第一端。其中，第一导电迹线15的材料为铜，但不限于此。
95.在本实施例中，如图1所示，第一介电层110位于第一导电迹线15上，且包覆第一导电迹线15。其中，第一介电层110的材料为一层或多层的绝缘材料，可以为塑封膜、pi(聚酰亚胺)，pbo(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。
96.在本实施例中，如图1所示，保护层17位于待封装裸片11的正面。保护层17为一层或多层的绝缘材料，可以为塑封膜、pi(聚酰亚胺)，pbo(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。
97.在本实施例中，保护层17包括第二开口，以暴露待封装裸片11的焊垫。第二开口位于保护层17远离电感元件12的一侧，第二开口在待封装裸片11上的投影与焊垫在待封装裸片11上的投影至少部分重合，以使至少部分焊垫从保护层17中露出。例如，第二开口在待封装裸片11上的投影与焊垫在待封装裸片11上的投影完全重合，以使焊垫从保护层17中露出。再如，第二开口在待封装裸片11上的投影与焊垫在待封装裸片11上的投影部分重合，以使部分焊垫从保护层17中露出。
98.在本实施例中，如图1所示，第二导电填充接口19位于第二开口中，第二导电填充接口19与待封装裸片11的焊垫电连接，第二导电迹线16与第二导电填充接口19电连接。其中，第二导电填充接口19的材料为铜，但不限于此。
99.在本实施例中，第二导电迹线16位于塑封层14靠近待封装裸片11的正面的一侧，并连接待封装裸片11的焊垫与导电柱13的第二端。其中，第二导电迹线16的材料为铜，但不限于此。
100.在本实施例中，如图1所示，导电凸柱111位于第二导电迹线16的第二电连接点(未示出)上。其中，导电凸柱111的材料为铜，但不限于此。
101.在本实施例中，如图1所示，第二介电层112位于第二导电迹线16与导电凸柱111上，且包裹住第二导电迹线16与导电凸柱111，导电凸柱111远离待封装裸片11的表面从第二介电层112中露出。第二介电层112的材料为一层或多层的绝缘材料，可以为塑封膜、pi(聚酰亚胺)，pbo(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特
性的材料。
102.在本实施例中，表面处理层(未示出)位于露出的导电凸柱111的表面上。表面处理层用于延缓导电凸柱111被氧化的速率。其中，表面处理层的材料可以是matte tin(雾锡)或复合电镀层。例如，复合电镀层可以包括第三金属层与第四金属层，第三金属层位于导电凸柱111的表面上，第四金属层位于第三金属层上，第三金属层的材料为镍(ni)，第四金属层的材料为金(au)。再如，复合电镀层可以包括第五金属层、第六金属层与第七金属层，第五金属层位于导电凸柱111的表面上，第六金属层位于第五金属层上，第七金属层位于第六金属层上，第五金属层的材料为镍(ni)，第六金属层的材料为钯(pd)，第七金属层的材料为金(au)。
103.需要说明的是，半导体封装结构也可以不包括表面处理层。
104.在实施例中，电感元件12通过第一导电填充接口18、第一导电迹线15、导电柱13、第二导电迹线16、第二导电填充接口19与待封装裸片11的焊垫电连接。
105.在本技术实施例中，通过将电感元件设置在待封装裸片的背面，使得待封装裸片和电感元件在待封装裸片的厚度方向上层叠设置，合理利用了待封装裸片厚度方向上的空间，可以使半导体封装结构的结构紧凑，进而减小半导体封装结构的体积。因此，本技术实施例中，半导体封装结构的体积小、结构紧凑，适合小型轻量电子设备。
106.本技术的实施例还提供一种半导体封装方法，用于制备上述的半导体封装结构。如图2所示，该半导体封装方法包括以下步骤201～211：
107.在步骤201中，将待封装裸片和导电柱固定于载板上，待封装裸片11的正面面向载板，待封装裸片11的正面设置有焊垫，待封装裸片11的正面还设置有保护层17，待封装裸片11的背面设置有电感元件12，电感元件12包括第一电连接点，第一电连接点位于电感元件12远离待封装裸片11的一侧，导电柱13位于待封装裸片11的周侧，导电柱13包括第一端与第二端，第一端位于导电柱13靠近电感元件12的一端，第二端位于导电柱远13离电感元件12的一端。其中，保护层17远离电感元件12的表面与电感元件12远离保护层17的表面之间的距离小于导电柱13的高度，导电柱13的高度为导电柱13的第一端与导电柱13的第二端之间的距离。
108.在本实施例中，将待封装裸片11和导电柱13固定于载板上，得到如图3a所示的中间结构。在图3a中仅示出了三个封装单元，封装单元是指在封装结束后形成一个半导体封装结构(芯片)的单元，实际上载板上的封装单元可以是一个或多个，本技术不对封装单元个数进行限定。
109.在本实施例中，载板31上具有粘结层，用于将排布在载板31上的待封装裸片11和导电柱13进行固定，优选地，粘结层为热分离粘结层。
110.在一个实施例中，步骤201可包括：首先，如图3b所示，在载板31上形成第二金属层32；然后，如图3c所示，通过刻蚀工艺对第二金属层32进行刻蚀，得到导电柱13；然后，将待封装裸片11贴装在载板31上。
111.在另一个实施例中，导电柱为预成型的。步骤201可包括：首先，提供待封装裸片11和预成型的导电柱13；然后，将待封装裸片11和导电柱13贴装在载板31上。
112.在本实施例中，在步骤201之前，还包括以下步骤：
113.首先，通过溅射工艺在硅片的背面形成种子层。在本实施例中，种子层包括第一种
子层与第二种子层。第一种子层位于硅片上，第二种子层位于第一种子层上，第一种子层的材料为钛，第二种子层的材料为铜。形成种子层的方法是，先在硅片的背面形成第一种子层，再在第一种子层上形成第二种子层。其中，第一种子层的材料为钛，可以提高层间粘合力，第二种子层的材料为铜，力学性能和导电性能好。当然，在实际实施时，种子层也可以只包括上述的第二种子层。
114.接着，通过电镀工艺在种子层上形成第一金属层。在本实施例中，第一金属层的材料可以是铜。在种子层上形成第一金属层41后，得到如图4所示的中间结构，其中第一金属层41与硅片42之间包括种子层(未示出)。
115.需要说明的是，第一金属层与硅片的背面之间也可以不设种子层。
116.接着，通过刻蚀工艺对第一金属层41与种子层进行刻蚀，得到电感元件12。在本实施例中，如图5所示，对第一金属层41进行刻蚀，得到电感元件12。具体地，可采用甩光胶(spinning photo material)、曝光(exposing)、显影(developing)、剥膜(striping)、蚀刻(etching)的方法，在硅片背面形成电感(inductor/coil)。
117.接着，在硅片的正面形成保护层17。在本实施例中，如图6所示，在硅片42的正面形成保护层17。其中，保护层17可以采用层压、旋涂、印刷、模塑或者其它适合的方式形成。
118.接着，分割硅片，得到待封装裸片11。在本实施例中，如图7所示，分割硅片42，得到待封装裸片11。
119.需要说明的是，在实际实施时，硅片42与电感12之间也可不设种子层。
120.在步骤202中，在载板上形成塑封层，塑封层14包裹住待封装裸片11、电感元件12和导电柱13，电感元件12的第一电连接点以及导电柱13的第一端的表面分别从塑封层14中露出。
121.在本实施例中，如图8a所示，塑封层14包裹住待封装裸片11、电感元件12和导电柱13，导电柱13的第一端的表面从塑封层14中露出，塑封层14的厚度与导电柱13的高度相同。
122.在本实施例中，步骤202可包括以下步骤：首先，如图8b所示，在载板31上形成包封层81，该包封层81包裹住待封装裸片11、电感元件12和导电柱13，包封层81的厚度大于导电柱13的高度；然后，对包封层81进行减薄，得到塑封层14，使得导电柱13的第一端露出塑封层14。其中，塑封层14的厚度与导电柱13的高度相同。在对包封层81进行减薄时，可以采用机械研磨的方式对包封层81进行减薄。
123.在本实施例中，如图9所示，塑封层14上包括第一开口91，以暴露电感元件12的第一电连接点。第一开口91在电感元件12上的投影与第一电连接点在电感元件12上投影至少部分重合，以暴露至少部分第一电连接点。
124.在本实施例中，如图9所示，可以通过激光开孔工艺在塑封层14远离载板31的表面进行开口，得到第一开口91，例如，可以利用激光镭射在塑封层14上形成第一开口以露出电感元件12的第一电连接点。
125.在步骤203中，在塑封层靠近待封装裸片的背面的一侧形成第一导电迹线，第一导电迹线连接电感元件的第一电连接点与导电柱的第一端。
126.在本实施例中，如图10所示，可以先在第一开口91中填充第一导电介质形成第一导电填充接口18，并在塑封层14上形成第一导电层(未示出)，其中，第一导电填充接口18与电感元件的第一电连接点电连接，第一导电层与第一导电填充接口18电连接。另外，可以采
用金属溅射、电解电镀、无电极电镀等方式形成第一导电层。第一导电填充接口18与第一导电层可通过同一工艺步骤形成。然后，对第一导电层进行图案化，得到第一导电迹线15。这样，电感元件12可以通过第一导电迹线15与导电柱13电连接。
127.在步骤204中，在第一导电迹线上形成第一介电层，第一介电层110包覆第一导电迹线15。
128.在本实施例中，如图11所示，在第一导电迹线15上形成第一介电层110，第一介电层110包覆第一导电迹线15。其中，可以采用层压、旋涂、印刷、模塑或者其它适合的方式形成第一介电层110。
129.在步骤205中，去除载板。
130.在步骤206中，在保护层上形成第二开口，以暴露待封装裸片的焊垫。
131.在本实施例中，如图12所示，在保护层17上形成第二开口121，以暴露至少部分焊垫。其中，当保护层17采用激光反应型材料时，可采用激光开孔工艺在保护层17上形成第二开口，当保护层17采用感光材料时，可通过光刻工艺在保护层17上形成第二开口。
132.当然，步骤206可以位于步骤205之后，也可以位于上述的在硅片的正面形成保护层的步骤之后，且位于将待封装裸片和导电柱固定于载板上的步骤之前。
133.在步骤207中，在塑封层靠近待封装裸片的正面的一侧形成第二导电迹线，第二导电迹线16连接待封装裸片的焊垫与导电柱13的第二端。
134.在本实施例中，如图13所示，可以先在第二开口121中填充第二导电介质形成第二导电填充接口19，并在塑封层14与保护层17上形成第二导电层；第二导电填充接口19与待封装裸片11的焊垫电连接，第二导电层与第二导电填充接口19电连接。其中，可以采用金属溅射、电解电镀、无电极电镀等方式形成第二导电层。第二导电填充接口19与第二导电层可通过同一工艺步骤形成。然后，对第二导电层进行图案化，得到第二导电迹线16。
135.在步骤208中，在第二导电迹线的第二电连接点上形成导电凸柱。
136.在本实施例中，如图14所示，在第二导电迹线16的第二电连接点上形成导电凸柱111。
137.在步骤209中，在第二导电迹线与导电凸柱上形成第二介电层，得到塑封体。第二介电层112包裹住第二导电迹线16与导电凸柱111，导电凸柱111远离待封装裸片11的表面从第二介电层112中露出。
138.在本实施例中，如图15所示，可以在第二导电迹线16与导电凸柱111上形成第二介电层112，得到塑封体20。第二介电层112包裹住第二导电迹线16与导电凸柱111，导电凸柱111远离待封装裸片11的表面从第二介电层112中露出，第二介电层112远离待封装裸片11的表面与导电凸柱111远离待封装裸片11的表面齐平。在实际实施时，第二介电层112远离待封装裸片11的表面与第二介电层112靠近待封装裸片11的表面之间的距离可以大于导电凸柱111远离待封装裸片11的表面与导电凸柱111靠近待封装裸片11的表面之间的距离。在形成第二介电层112后，可以对第二介电层112进行减薄，直至第二介电层112远离待封装裸片11的表面与导电凸柱111远离待封装裸片11的表面齐平。
139.在步骤210中，在露出的导电凸柱的表面上形成表面处理层。
140.当然，在另一个实施例中，也可以不在导电凸柱111的表面上形成表面处理层。
141.在步骤211中，对塑封体进行切割，得到半导体封装结构，半导体封装结构包括待
封装裸片、电感元件、导电柱、塑封层、第一导电迹线与第二导电迹线。
142.在本实施例中，如图16所示，在切割位置p处对塑封体20执行切割操作，可得到如图1所示的半导体封装结构。
143.在本技术实施例中，通过将电感元件设置在待封装裸片的背面，使得待封装裸片和电感元件在待封装裸片的厚度方向上层叠设置，合理利用了待封装裸片厚度方向上的空间，可以使半导体封装结构的结构紧凑，进而减小半导体封装结构的体积。因此，本技术实施例中，半导体封装结构的体积小、结构紧凑，适合小型轻量电子设备。
144.在本技术中，装置实施例与方法实施例在不冲突的情况下，可以互为补充。以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本技术方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
145.以上仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本技术保护的范围之内。