调试存储器装置的制作方法

技术特征：
1.一种系统，包含：第一存储器子系统，所述第一存储器子系统包含一组动态随机存取存储器dram装置，其具有用于与所述组dram装置相关联的存储器存取命令的第一存储器接口，所述第一存储器子系统与第一信号路径和第二信号路径耦合；以及第二存储器子系统，所述第二存储器子系统包含控制器和一组nand装置，所述第二存储器子系统与所述第一存储器子系统在单个存储器系统封装内，其中所述控制器包含用于与所述组nand装置相关联的存储器存取命令的第二存储器接口，并且与所述第一信号路径和所述第二信号路径耦合，所述控制器被配置为经由所述第一信号路径和所述第二信号路径接收指示与所述组dram装置相关联的一或多个错误的信令，并且将与所述一或多个错误相关联的数据存储到所述组nand装置。2.根据权利要求1所述的系统，其中所述控制器被配置为：中断处理与所述组nand装置相关联的命令，以至少部分地基于经由所述第一信号路径接收的所述信令，经由所述第二信号路径获得所述信令。3.根据权利要求2所述的系统，其中所述控制器被进一步配置为：在与所述组nand装置相关联的所述命令的所述处理被中断时，接收与所述组nand装置相关联的至少一个附加存储器存取命令；并且将所述接收的至少一个附加存储器存取命令存储在命令队列上，用于在恢复处理与所述组nand装置相关联的所述中断的处理命令之后进行处理。4.根据权利要求1所述的系统，其中：所述第一存储器子系统被配置为输出对应于所述一或多个错误的类型的信号；并且所述控制器被配置为：接收对应于由所述第一存储器子系统输出的所述信号的模拟电压；将所述模拟电压转换成对应于所述一或多个错误的所述类型的数字值；以及将与所述一或多个错误的所述类型相关联的所述数字值存储到所述组nand装置。5.根据权利要求4所述的系统，其中所述组dram装置被配置为输出脉冲宽度调制pwm信号，所述脉冲宽度调制信号的脉冲宽度对应于所述一或多个错误的所述类型。6.根据权利要求1所述的系统，其中所述组dram装置包含：第一组存储器装置，所述第一组存储器装置与所述第一信号路径和所述第二信号路径耦合，其中所述第一组存储器装置与所述第一存储器接口的第一信号子集相关联；以及第二组存储器装置，所述第二组存储器装置与所述第一信号路径和所述第二信号路径耦合，其中所述第二组存储器装置与所述第一存储器接口的第二信号子集相关联，并且其中所述控制器被配置为经由所述第一信号路径和所述第二信号路径从所述第一组存储器装置和所述第二组存储器装置接收指示与所述第一组存储器装置、所述第二组存储器装置或两者相关联的所述一或多个错误的信令，并且将与所述一或多个错误相关联的所述数据存储到所述组nand装置。7.根据权利要求6所述的系统，进一步包含：第一逻辑门，所述第一逻辑门与所述第一信号路径、所述第一组存储器装置和所述第二组存储器装置耦合，其中所述第一逻辑门被配置为至少部分地基于所述第一信号子集、所述第二信号子集或两者，从所述第一组存储器装置和所述第二组存储器装置向所述第一
信号路径输出信令；以及第二逻辑门，所述第二逻辑门与所述第二信号路径、所述第一组存储器装置和所述第二组存储器装置耦合，其中所述第二逻辑门被配置为至少部分地基于所述第一信号子集、所述第二信号子集或两者，从所述第一组存储器装置和所述第二组存储器装置向所述第二信号路径输出信令。8.根据权利要求7所述的系统，其中所述第二逻辑门耦合有：电阻器；以及电容器，其中所述电容器被配置为至少部分地基于所述第二逻辑门向所述第二信号路径输出所述信令来存储与所述信令相关联的电荷，所述信令指示与所述第一组存储器装置、所述第二组存储器装置或两者相关联的所述一或多个错误。9.根据权利要求1所述的系统，其中与所述一或多个错误相关联的所述数据指示与所述组dram装置相关联的电压异常、温度异常或两者。10.一种方法，包含：从包含多个动态随机存取存储器dram单元的第一存储器装置接收第一信号；中断与包含多个nand存储器单元的第二存储器装置的存储器存取命令相关联的一或多个处理；从所述第一存储器装置接收第二信号，其中所述第二信号指示与所述第一存储器装置相关联的多种错误类型中的一种；以及至少部分地基于接收所述第一信号和所述第二信号，将与所述第二信号相关联的值存储在所述第二存储器装置处。11.根据权利要求10所述的方法，其中接收所述第二信号包含：将对应于所述第二信号的模拟电压转换成指示所述多种错误类型中的所述一种的数字值。12.根据权利要求10所述的方法，进一步包含：在错误检查和纠正操作期间输出与所述第二信号相关联的所述存储的值，其中所述存储的值指示与所述第一存储器装置相关联的所述多种错误类型中的错误类型。13.根据权利要求10所述的方法，进一步包含：从包含多个dram存储器单元的第三存储器装置接收第三信号；至少部分地基于接收所述第三信号，中断与所述第二存储器装置的附加存储器存取命令相关联的一或多个附加处理；从所述第三存储器装置接收指示与所述第三存储器装置相关联的所述多种错误类型中的一种的第四信号；以及至少部分地基于接收所述第三信号和所述第四信号，将与所述第四信号相关联的第二值存储在所述第二存储器装置处。14.根据权利要求13所述的方法，其中在所述第三信号和所述第四信号之前接收所述第一信号和所述第二信号，并且其中存储到所述第二存储器装置的所述值指示在所述第一存储器装置处发生第一错误，并且存储到所述第二存储器装置的所述第二值指示在所述第三存储器装置处发生第二错误。15.根据权利要求10所述的方法，进一步包含：当与所述第二存储器装置的所述存储器存取命令相关联的所述一或多个处理被中断
时，接收与第二组存储器装置相关联的所述第二存储器装置的后续存储器存取命令；当与所述第二存储器装置的所述存储器存取命令相关联的所述一或多个处理被中断时，至少部分地基于接收所述后续存储器存取命令，将所述接收的后续存储器存取命令存储在临时存储器件中；以及在恢复处理与所述第二存储器装置的所述存储器存取命令相关联的所述被中断的一或多个处理之后，处理所述接收的后续存储器存取命令。16.根据权利要求10所述的方法，其中存储在所述第二存储器装置处的所述值指示与所述第一存储器装置相关联的电压异常、温度异常或两者。17.一种设备，包含：第一存储器装置，所述第一存储器装置包含多个动态随机存取存储器dram单元，第二存储器装置，所述第二存储器装置包含多个nand存储器单元，以及控制器，所述控制器与所述第一存储器装置和所述第二存储器装置耦合，其中所述第一存储器装置、所述第二存储器装置和所述控制器在单个存储器系统封装内，并且其中所述控制器被配置为：从所述第一存储器装置接收第一信号；至少部分地基于接收所述第一信号，中断所述第二存储器装置的一或多个存储器存取命令；至少部分地基于中断所述第二存储器装置的所述一或多个存储器存取命令，从所述第一存储器装置接收指示与所述第一存储器装置相关联的多种错误类型中的一种的第二信号；以及至少部分地基于接收所述第一信号和所述第二信号，将与所述第二信号相关联的值存储到所述第二存储器装置。18.根据权利要求17所述的设备，其中所述控制器被进一步配置为：至少部分地基于从所述第一存储器装置接收所述第一信号，中断正在所述第二存储器装置上执行的一或多个存储器存取操作。19.根据权利要求17所述的设备，其中所述控制器被进一步配置为：经由与所述第二存储器装置相关联的存储器接口输出与所述第二信号相关联的所述存储的值。20.根据权利要求17所述的设备，其中被配置为接收所述第一信号的所述控制器被配置为：接收对应于由所述第一存储器装置输出的所述第一信号的模拟电压；以及将所述模拟电压转换成对应于与所述第一存储器装置相关联的所述多种错误类型中的错误的数字值。21.根据权利要求20所述的设备，其中：将与所述第二信号相关联的所述值存储到所述第二存储器装置包含将对应于与所述第一存储器装置相关联的所述错误的所述数字值存储到所述第二存储器装置。22.根据权利要求17所述的设备，进一步包含：第三存储器装置，所述第三存储器装置包含多个dram存储器单元，其中所述控制器被进一步配置为：
从所述第三存储器装置接收第三信号；至少部分地基于接收所述第三信号，中断与所述第二存储器装置的一或多个附加存储器存取命令相关联的一或多个处理；从所述第三存储器装置接收指示与所述第三存储器装置相关联的所述多种错误类型中的一种的第四信号；以及至少部分地基于接收所述第三信号和所述第四信号，将与所述第四信号相关联的第二值存储在所述第二存储器装置处。23.根据权利要求17所述的设备，进一步包含：电容器，所述电容器与信号路径耦合，所述信号路径与所述第一存储器装置和所述控制器耦合，其中由所述控制器接收的所述第二信号至少部分地基于存储在所述电容器处的电荷。24.根据权利要求23所述的设备，其中存储在所述电容器处的所述电荷至少部分地基于与所述第一存储器装置相关联的数字信号。25.根据权利要求17所述的设备，其中存储在所述第二存储器装置处的所述值指示与所述第一存储器装置相关联的电压异常、温度异常或两者。

技术总结
本申请涉及调试存储器装置。存储器系统可以是包括至少一个易失性存储器装置和至少一个非易失性存储器装置的多芯片封装MCP的实例。在一些实例中，错误可能发生在所述易失性存储器装置处，并且与所述错误相关联的数据可以存储到所述非易失性存储器装置。为了存储所述数据，在所述非易失性存储器上执行的存取操作可能被中断(例如，暂停)并且可以在恢复所述存取操作之前将所述数据存储到所述非易失性存储器中。所述存储的数据可以被存取(例如，由主机装置)以在纠错操作期间使用。主机装置)以在纠错操作期间使用。主机装置)以在纠错操作期间使用。


技术研发人员：金周南
受保护的技术使用者：美光科技公司
技术研发日：2021.08.09
技术公布日：2022/2/23