半导体器件的制作方法

1.本技术涉及半导体器件技术领域，具体涉及一种半导体器件。


背景技术：

2.由于半导体器件的小尺寸、多功能性和/或低制造成本，它们可以以各种方式用于电子工业。半导体器件可以分类为用于存储逻辑数据的半导体存储器件、用于处理逻辑数据的半导体逻辑器件以及具有半导体存储器件的功能和半导体逻辑器件的功能的混合半导体器件。电子工业越来越需要半导体器件具备高可靠性、高速度和/或多功能性。因此，半导体器件的结构变得越来越复杂，并且半导体器件已经变得高度集成。半导体存储器件包括具有有源区和外围区，有源区包括凹入式的栅极结构，外围区的包括平面式的栅结构，而平面式的栅结构的结构设计通常会影响其两侧掺杂区的形貌和位置，使得两侧掺杂区的形貌和位置不受控制，最终影响半导体器件的电学性能，以造成短路。


技术实现要素：

3.针对上述问题，本技术提供了一种半导体器件，解决了现有技术中平面式的栅结构的结构设计易影响两侧掺杂区的形貌和位置的技术问题。
4.本技术提供一种半导体器件，包括：衬底，以及位于所述衬底上方的栅极结构；
5.所述栅极结构包括依次叠层设置于所述衬底上方的第一绝缘层、半导体层、阻挡层和金属层；
6.其中，所述半导体层的下表面的尺寸大于所述半导体层的上表面的尺寸，所述金属层完全覆盖所述半导体层。
7.根据本技术的实施例，可选地，上述半导体器件中，还包括：包覆于所述栅极结构侧面的第二绝缘层；
8.所述第二绝缘层包括：
9.第一部分，包覆于所述半导体层侧面；
10.第二部分，包覆于所述阻挡层侧面和所述金属层侧面；
11.其中，所述第一部分的外侧边缘与所述半导体层的底部边缘的最大横向距离，不小于所述第二部分的外侧边缘与所述半导体层的底部边缘的最大横向距离。
12.根据本技术的实施例，可选地，上述半导体器件中，所述第一部分的厚度大于所述第二部分的厚度。
13.根据本技术的实施例，可选地，上述半导体器件中，所述第一部分的外侧边缘与所述半导体层的底部边缘的最大横向距离，不小于所述第一绝缘层的外侧边缘与所述半导体层的底部边缘的最大横向距离。
14.根据本技术的实施例，可选地，上述半导体器件中，所述第一绝缘层的上表面的尺寸不小于所述半导体层的下表面的尺寸，所述第一绝缘层的上表面完全覆盖所述半导体层的下表面。
15.根据本技术的实施例，可选地，上述半导体器件中，所述阻挡层的下表面的尺寸不小于所述半导体层的上表面尺寸，且所述阻挡层的下表面完全覆盖所述半导体层的上表面。
16.根据本技术的实施例，可选地，上述半导体器件中，所述阻挡层的上表面的尺寸大于所述阻挡层的下表面的尺寸。
17.根据本技术的实施例，可选地，上述半导体器件中，所述阻挡层的上表面的尺寸不小于所述半导体层的下表面的尺寸。
18.根据本技术的实施例，可选地，上述半导体器件中，所述金属层的下表面的尺寸不大于所述阻挡层的上表面的尺寸，且所述阻挡层的上表面完全覆盖所述金属层的下表面。
19.根据本技术的实施例，可选地，上述半导体器件中，所述金属层的上表面的尺寸不大于所述金属层的下表面的尺寸。
20.根据本技术的实施例，可选地，上述半导体器件中，还包括：
21.设置于所述衬底上表面内且分别位于所述第一绝缘层两侧的第一掺杂区和第二掺杂区；
22.其中，所述第一绝缘层和所述第二绝缘层均不覆盖所述第一掺杂区和所述第二掺杂区。
23.根据本技术的实施例，可选地，上述半导体器件中，所述栅极结构还包括：
24.位于所述金属层上方的第三绝缘层。
25.根据本技术的实施例，可选地，上述半导体器件中，所述第三绝缘层的下表面的尺寸不大于所述金属层的上表面的尺寸，且所述金属层的上表面完全覆盖所述第三绝缘层的下表面。
26.根据本技术的实施例，可选地，上述半导体器件中，所述第三绝缘层的上表面的尺寸不大于所述第三绝缘层的下表面的尺寸。
27.与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
28.本技术提供一种半导体器件，该半导体器件包括衬底，以及位于所述衬底上方的栅极结构，所述栅极结构包括依次叠层设置于所述衬底上方的第一绝缘层、半导体层、阻挡层和金属层；其中，所述半导体层的下表面的尺寸大于所述半导体层的上表面的尺寸，所述金属层完全覆盖所述半导体层。本技术中至少通过金属层来覆盖(遮挡住)坡度角不受控制的半导体层，使得栅结构的边缘尺寸主要由坡度角易受控制且刻蚀坡度角较大的金属层决定，即使半导体层的坡度角不受控制，也不会影响后续在两侧形成的掺杂区的形貌和位置，大大减少了掺杂区的形貌和位置不受控制导致的短路问题。
附图说明
29.附图是用来提供对本技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本技术，但并不构成对本技术的限制。在附图中：
30.图1是一种半导体器件的剖面结构示意图；
31.图2是本技术一示例性实施例示出的一种半导体器件的剖面结构示意图；
32.图3是本技术一示例性实施例示出的另一种半导体器件的剖面结构示意图；
33.图4是本技术一示例性实施例示出的另一种半导体器件的剖面结构示意图；
34.图5是本技术一示例性实施例示出的另一种半导体器件的剖面结构示意图；
35.图6是本技术一示例性实施例示出的另一种半导体器件的剖面结构示意图；
36.图7是本技术一示例性实施例示出的另一种半导体器件的剖面结构示意图；
37.图8是本技术一示例性实施例示出的一种半导体器件的制备方法的流程示意图；
38.在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制；
39.附图标记为：
40.101-衬底；102-第一绝缘层；103-半导体层；104-阻挡层；105-金属层；106-第二绝缘层；107-第一掺杂区；108-第二掺杂区；
41.201-衬底；202-第一绝缘层；203-半导体层；204-阻挡层；205-金属层；206-第二绝缘层；2061-第一部分；2062-第二部分；2063-第三部分；207-第一掺杂区；208-第二掺杂区；209-第三绝缘层；d1-第一部分的外侧边缘与半导体层的底部边缘的最大横向距离；d2-第二部分的外侧边缘与半导体层的底部边缘的最大横向距离。
具体实施方式
42.以下将结合附图及实施例来详细说明本技术的实施方式，借此对本技术如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本技术实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本技术的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
43.应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
44.应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
45.在此使用的术语的目的仅在于描述具体实施例并且不作为本技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
46.这里参考作为本技术的理想实施例(和中间结构)的示意图的横截面图来描述本技术的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因
此，本技术的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本技术的范围。
47.为了彻底理解本技术，将在下列的描述中提出详细的结构以及步骤，以便阐释本技术提出的技术方案。本技术的较佳实施例详细描述如下，然而除了这些详细描述外，本技术还可以具有其他实施方式。
48.一种半导体器件，其结构如图1所示，包括：衬底101、栅极结构(图中未标注)、第二绝缘层106、第一掺杂区107和第二掺杂区108。栅极结构包括：第一绝缘层102、半导体层103、阻挡层104和金属层105。该半导体器件中，阻挡层104和金属层105均未完全覆盖半导体层103，所以在其上沉积的第二绝缘层106的膜厚是比较均匀的，半导体层103的坡度角较小且不受控制，而第一掺杂区107和第二掺杂区108的形成过程中，栅极结构作为掩膜的一部分，栅极结构的尺寸大小又与半导体层103的坡度角直接相关，所以半导体层103的坡度角直接影响到两侧的第一掺杂区107和第二掺杂区108的形貌和位置，使得两侧掺杂区的形貌和位置不受控制，最终影响半导体器件的电学性能，以造成短路。
49.实施例一
50.如图2所示，本技术实施例提供一种半导体器件，包括：衬底201、栅极结构(图中未标注)、第二绝缘层206、第一掺杂区207和第二掺杂区208。
51.栅极结构位于衬底201上方，栅极结构包括依次叠层设置于衬底201上方的第一绝缘层202、半导体层203、阻挡层204和金属层205。
52.其中，半导体层203的下表面的尺寸大于半导体层203的上表面的尺寸，也就是说，半导体层203的坡度角(侧面与下表面的夹角)小于90度。
53.阻挡层204和金属层205中，至少金属层205是完全覆盖住半导体层203的，也就是说，金属层205在衬底201上的正投影至少覆盖住半导体层203在衬底201上的正投影。
54.阻挡层204也可以完全覆盖住半导体层203，也就是说，阻挡层204在衬底201上的正投影至少覆盖住半导体层203在衬底201上的正投影。
55.也就是说，本实施例中，至少通过金属层205来覆盖(遮挡住)坡度角不受控制的半导体层203，使得栅极结构的边缘尺寸主要由坡度角易受控制且刻蚀坡度角较大的金属层205决定，即使半导体层203的坡度角不受控制，也不会影响后续在两侧形成的掺杂区的形貌和位置，大大减少了掺杂区的形貌和位置不受控制导致的短路问题。
56.第一绝缘层202的上表面的尺寸不小于半导体层203的下表面的尺寸，且第一绝缘层202的上表面完全覆盖半导体层203的下表面。
57.第一绝缘层202可以与半导体层203对齐，也可以延伸至半导体层203外，如图3所示。
58.阻挡层204的下表面的尺寸不小于半导体层203的上表面尺寸，且阻挡层204的下表面完全覆盖住半导体层203的上表面，在一些情况下，阻挡层204的下表面可以延伸至半导体层203的上表面外部，如图4所示。
59.阻挡层204的上表面的尺寸大于阻挡层204的下表面的尺寸。也就是说，阻挡层204
的坡度角大于90度。
60.在阻挡层204和半导体层203交界处形成凹陷结构，更有利于实现阻挡层204对半导体层203的遮挡。
61.阻挡层204的上表面的尺寸还可以不小于半导体层203的下表面的尺寸，以使得阻挡层204能够遮挡半导体层203，即阻挡层204在衬底201上的正投影能够完全覆盖住半导体层203在衬底201上的正投影。
62.金属层205的下表面的尺寸不大于阻挡层204的上表面的尺寸，且阻挡层204的上表面完全覆盖住金属层205的下表面，也就是说金属层205的下表面可以覆盖部分也可以覆盖整个阻挡层204的上表面。
63.金属层205的上表面的尺寸不大于金属层205的下表面的尺寸。也就是说，金属层205的坡度角小于等于90度。
64.金属层205的下表面的尺寸不小于半导体层203的下表面的尺寸，以使得金属层205能够遮挡半导体层203，即金属层205在衬底201上的正投影能够完全覆盖住半导体层203在衬底201上的正投影。
65.第二绝缘层206包覆于栅极结构侧面和上表面。
66.第二绝缘层206包括：第一部分2061和第二部分2062。
67.第一部分2061包覆于半导体层203的侧面。
68.第二部分2062包覆于阻挡层204的侧面和金属层205的侧面。
69.其中，第一部分2061的外侧边缘与半导体层203的底部边缘的最大横向距离d1，不小于第二部分2062的外侧边缘与半导体层203的底部边缘的最大横向距离d2，即d1≥d2。
70.第一部分2061的厚度大于第二部分2062的厚度。
71.第二绝缘层206还可以包括包覆于金属层205上表面(即栅极结构上表面)的第三部分2063。
72.第一部分2061的外侧边缘与半导体层203的底部边缘的最大横向距离，不小于第一绝缘层202的外侧边缘与半导体层203的底部边缘的最大横向距离。也就是说，当第一绝缘层202与半导体层203对齐时，第二绝缘层206的第一部分2061要覆盖第一绝缘层202的侧面，当第一绝缘层202延伸至半导体层203外时，第二绝缘层206的第一部分2061要至少覆盖第一绝缘层202延伸至半导体层203外部分的上表面，甚至可以覆盖第一绝缘层202延伸至半导体层203外部分的上表面和侧面。
73.第一掺杂区207和第二掺杂区208设置于衬底201上表面内且分别位于第一绝缘层202两侧，其中，第一绝缘层202和第二绝缘层206均不覆盖第一掺杂区207和第二掺杂区208。
74.第一掺杂区207和第二掺杂区208的形成过程中的离子注入掩膜虽然为第二绝缘层206，但是第二绝缘层206的形貌和尺寸取决于栅极结构和尺寸的形貌，所以本实施例中至少通过金属层205来覆盖(遮挡住)坡度角不受控制的半导体层203，使得栅结构的边缘尺寸主要由坡度角易受控制且刻蚀坡度角较大的金属层205决定，即使半导体层203的坡度角不受控制，也不会影响后续在两侧形成的掺杂区的形貌和位置，大大减少了掺杂区的形貌和位置不受控制导致的短路问题。
75.本实施例中，半导体器件可以为晶体管。
76.本技术实施例提供一种半导体器件，包括该半导体器件包括衬底201，以及位于衬底201上方的栅极结构，栅极结构包括依次叠层设置于衬底201上方的第一绝缘层202、半导体层203、阻挡层204和金属层205；其中，半导体层203的下表面的尺寸大于半导体层203的上表面的尺寸，金属层205完全覆盖住半导体层203。本技术中至少通过金属层205来覆盖(遮挡住)坡度角不受控制的半导体层203，使得栅结构的边缘尺寸主要由坡度角易受控制且刻蚀坡度角较大的金属层205决定，即使半导体层203的坡度角不受控制，也不会影响后续在两侧形成的掺杂区的形貌和位置，大大减少了掺杂区的形貌和位置不受控制导致的短路问题。
77.实施例二
78.如图5所示，本技术实施例提供一种半导体器件，包括：衬底201、栅极结构、第二绝缘层206、第一掺杂区207和第二掺杂区208。
79.栅极结构位于衬底201上方，栅极结构包括依次叠层设置于衬底201上方的第一绝缘层202、半导体层203、阻挡层204、金属层205和第三绝缘层209。
80.其中，半导体层203的下表面的尺寸大于半导体层203的上表面的尺寸，也就是说，半导体层203的坡度角小于90度。
81.阻挡层204和金属层205中，至少金属层205是完全覆盖住半导体层203的，也就是说，金属层205在衬底201上的正投影至少完全覆盖住半导体层203在衬底201上的正投影。
82.阻挡层204也可以完全覆盖住半导体层203，也就是说，阻挡层204在衬底201上的正投影至少完全覆盖住半导体层203在衬底201上的正投影。
83.也就是说，本实施例中，至少通过金属层205来覆盖(遮挡住)坡度角不受控制的半导体层203，使得栅极结构的边缘尺寸主要由坡度角易受控制且刻蚀坡度角较大的金属层205决定，即使半导体层203的坡度角不受控制，也不会影响后续在两侧形成的掺杂区的形貌和位置，大大减少了掺杂区的形貌和位置不受控制导致的短路问题。
84.第一绝缘层202的上表面的尺寸不小于半导体层203的下表面的尺寸，第一绝缘层202的上表面完全覆盖半导体层203的下表面。
85.第一绝缘层202可以与半导体层203对齐，也可以延伸至半导体层203外，如图6所示。
86.阻挡层204的下表面的尺寸不小于半导体层203的上表面尺寸，且阻挡层204的下表面完全覆盖住半导体层203的上表面。在一些情况下，阻挡层204的下表面可以延伸至半导体层203的上表面外部，如图7所示。
87.阻挡层204的上表面的尺寸大于阻挡层204的下表面的尺寸。也就是说，阻挡层204的坡度角大于90度。
88.在阻挡层204和半导体层203交界处形成凹陷结构，更有利于实现阻挡层204对半导体层203的遮挡。
89.阻挡层204的上表面的尺寸还可以不小于半导体层203的下表面的尺寸，以使得阻挡层204能够遮挡半导体层203，即阻挡层204在衬底201上的正投影能够完全覆盖住半导体层203在衬底201上的正投影。
90.金属层205的下表面的尺寸不大于阻挡层204的上表面的尺寸，且阻挡层204的上表面完全覆盖住金属层205的下表面，也就是说金属层205的下表面可以覆盖部分也可以覆
盖整个阻挡层204的上表面。
91.金属层205的上表面的尺寸不大于金属层205的下表面的尺寸。也就是说，金属层205的坡度角小于等于90度。
92.金属层205的下表面的尺寸不小于半导体层203的下表面的尺寸，以使得金属层205能够遮挡半导体层203，即金属层205在衬底201上的正投影能够完全覆盖住半导体层203在衬底201上的正投影。
93.第三绝缘层209位于金属层205上方的。
94.第三绝缘层209的下表面的尺寸不大于金属层205的上表面的尺寸，且金属层205的上表面完全覆盖住第三绝缘层209的下表面。
95.第三绝缘层209的上表面的尺寸不大于第三绝缘层209的下表面的尺寸。也就是说，金属层205的坡度角小于等于90度。
96.第三绝缘层209可以进一步实现对金属层205的保护。
97.第二绝缘层206包覆于栅极结构侧面和上表面。
98.第二绝缘层206包括：第一部分2061和第二部分2062。
99.第一部分2061包覆于半导体层203侧面。
100.第二部分2062包覆于阻挡层204侧面和金属层205侧面。
101.其中，第一部分2061的外侧边缘与半导体层203的底部边缘的最大横向距离d1，不小于第二部分2062的外侧边缘与半导体层203的底部边缘的最大横向距离d2，即d1≥d2。
102.第一部分2061的厚度大于第二部分2062的厚度。
103.第二绝缘层206还可以包括包覆于第三绝缘层209侧面和上表面的第三部分2063。
104.第一部分2061的外侧边缘与半导体层203的底部边缘的最大横向距离，不小于第一绝缘层202的外侧边缘与半导体层203的底部边缘的最大横向距离。也就是说，当第一绝缘层202与半导体层203对齐时，第二绝缘层206的第一部分2061要覆盖第一绝缘层202的侧面，当第一绝缘层202延伸至半导体层203外时，第二绝缘层206的第一部分2061要至少覆盖第一绝缘层202延伸至半导体层203外部分的上表面，甚至可以覆盖第一绝缘层202延伸至半导体层203外部分的上表面和侧面。
105.第一掺杂区207和第二掺杂区208设置于衬底201上表面内且分别位于第一绝缘层202两侧，其中，第一绝缘层202和第二绝缘层206均不覆盖第一掺杂区207和第二掺杂区208。
106.第一掺杂区207和第二掺杂区208的形成过程中的离子注入掩膜虽然为第二绝缘层206，但是第二绝缘层206的形貌和尺寸取决于栅极结构和尺寸的形貌，所以本实施例中至少通过金属层205来覆盖(遮挡住)坡度角不受控制的半导体层203，使得栅结构的边缘尺寸主要由坡度角易受控制且刻蚀坡度角较大的金属层205决定，即使半导体层203的坡度角不受控制，也不会影响后续在两侧形成的掺杂区的形貌和位置，大大减少了掺杂区的形貌和位置不受控制导致的短路问题。
107.本实施例中，半导体器件可以为晶体管。
108.本技术实施例提供一种半导体器件，包括该半导体器件包括衬底201，以及位于衬底201上方的栅极结构，栅极结构包括依次叠层设置于衬底201上方的第一绝缘层202、半导体层203、阻挡层204、金属层205和第三绝缘层209；其中，半导体层203的下表面的尺寸大于
半导体层203的上表面的尺寸，金属层205完全覆盖住半导体层203。本技术中至少通过金属层205来覆盖(遮挡住)坡度角不受控制的半导体层203，使得栅结构的边缘尺寸主要由坡度角易受控制且刻蚀坡度角较大的金属层205决定，即使半导体层203的坡度角不受控制，也不会影响后续在两侧形成的掺杂区的形貌和位置，大大减少了掺杂区的形貌和位置不受控制导致的短路问题。
109.实施例三
110.在实施例一或二的基础上，如图8所示，本技术实施例提供一种半导体器件的制备方法，包括：
111.步骤s110：提供衬底201。
112.步骤s120：在衬底201上方形成栅极结构，栅极结构包括依次叠层设置于衬底201上方的第一绝缘层202、半导体层203、阻挡层204和金属层205；其中，半导体层203的下表面的尺寸大于半导体层203的上表面的尺寸，金属层205完全覆盖半导体层203。
113.其中，半导体层203的下表面的尺寸大于半导体层203的上表面的尺寸，也就是说，半导体层203的坡度角小于90度。
114.阻挡层204和金属层205中，至少金属层205是完全覆盖住半导体层203的，也就是说，金属层205在衬底201上的正投影至少完全覆盖住半导体层203在衬底201上的正投影。
115.阻挡层204也可以完全覆盖住半导体层203，也就是说，阻挡层204在衬底201上的正投影至少完全覆盖住半导体层203在衬底201上的正投影。
116.也就是说，本实施例中，至少通过金属层205来覆盖(遮挡住)坡度角不受控制的半导体层203，使得栅极结构的边缘尺寸主要由坡度角易受控制且刻蚀坡度角较大的金属层205决定，即使半导体层203的坡度角不受控制，也不会影响后续在两侧形成的掺杂区的形貌和位置，大大减少了掺杂区的形貌和位置不受控制导致的短路问题。
117.第一绝缘层202的上表面的尺寸不小于半导体层203的下表面的尺寸，第一绝缘层202的上表面完全覆盖半导体层203的下表面。
118.第一绝缘层202可以与半导体层203对齐，也可以延伸至半导体层203外。
119.阻挡层204的下表面的尺寸不小于半导体层203的上表面尺寸，且阻挡层204的下表面完全覆盖住半导体层203的上表面，在一些情况下，阻挡层204的下表面可以延伸至半导体层203的上表面外部。
120.阻挡层204的上表面的尺寸大于阻挡层204的下表面的尺寸。也就是说，阻挡层204的坡度角大于90度。
121.在阻挡层204和半导体层203交界处形成凹陷结构，更有利于实现阻挡层204对半导体层203的遮挡。
122.阻挡层204的上表面的尺寸还可以不小于半导体层203的下表面的尺寸，以使得阻挡层204能够遮挡半导体层203，即阻挡层204在衬底201上的正投影能够覆盖住半导体层203在衬底201上的正投影。
123.金属层205的下表面的尺寸不大于阻挡层204的上表面的尺寸，且阻挡层204的上表面覆盖住金属层205的下表面，也就是说金属层205的下表面可以覆盖部分也可以覆盖整个阻挡层204的上表面。
124.金属层205的上表面的尺寸不大于金属层205的下表面的尺寸。也就是说，金属层
205的坡度角小于等于90度。
125.金属层205的下表面的尺寸不小于半导体层203的下表面的尺寸，以使得金属层205能够遮挡半导体层203，即金属层205在衬底201上的正投影能够覆盖住半导体层203在衬底201上的正投影。
126.步骤s130：形成包覆于栅极结构侧面的第二绝缘层206。
127.其中，第二绝缘层206包括：
128.第一部分2061，包覆于半导体层203侧面；
129.第二部分2062，包覆于阻挡层204侧面和金属层205侧面。
130.其中，第一部分2061的外侧边缘与半导体层203的底部边缘的最大横向距离，不小于第二部分2062的外侧边缘与半导体层203的底部边缘的最大横向距离。
131.第二绝缘层206包覆于栅极结构侧面和上表面。
132.第二绝缘层206包括：第一部分2061和第二部分2062。
133.第一部分2061包覆于半导体层203侧面。
134.第二部分2062包覆于阻挡层204侧面和金属层205侧面。
135.其中，第一部分2061的外侧边缘与半导体层203的底部边缘的最大横向距离d1，不小于第二部分2062的外侧边缘与半导体层203的底部边缘的最大横向距离d2，即d1≥d2。
136.第一部分2061的厚度大于第二部分2062的厚度。
137.第二绝缘层206还可以包括包覆于栅极结构上表面的第三部分2063。
138.第一部分2061的外侧边缘与半导体层203的底部边缘的最大横向距离，不小于第一绝缘层202的外侧边缘与半导体层203的底部边缘的最大横向距离。也就是说，当第一绝缘层202与半导体层203对齐时，第二绝缘层206的第一部分2061要覆盖第一绝缘层202的侧面，当第一绝缘层202延伸至半导体层203外时，第二绝缘层206的第一部分2061要至少覆盖第一绝缘层202延伸至半导体层203外部分的上表面，甚至可以覆盖第一绝缘层202延伸至半导体层203外部分的上表面和侧面。
139.步骤s140：在衬底201上表面内形成分别位于第一绝缘层202两侧的第一掺杂区207和第二掺杂区208；其中，第一绝缘层202和第二绝缘层206均不覆盖第一掺杂区207和第二掺杂区208。
140.第一掺杂区207和第二掺杂区208设置于衬底201上表面内且分别位于第一绝缘层202两侧，其中，第一绝缘层202和第二绝缘层206均不覆盖第一掺杂区207和第二掺杂区208。
141.第一掺杂区207和第二掺杂区208的形成过程中的离子注入掩膜虽然为第二绝缘层206，但是第二绝缘层206的形貌和尺寸取决于栅极结构和尺寸的形貌，所以本实施例中至少通过金属层205来覆盖(遮挡住)坡度角不受控制的半导体层203，使得栅结构的边缘尺寸主要由坡度角易受控制且刻蚀坡度角较大的金属层205决定，即使半导体层203的坡度角不受控制，也不会影响后续在两侧形成的掺杂区的形貌和位置，大大减少了掺杂区的形貌和位置不受控制导致的短路问题。
142.本实施例中，半导体器件可以为晶体管。
143.在一些情况下，栅极结构还包括：位于金属层205上方的第三绝缘层209。
144.第三绝缘层209的下表面的尺寸不大于金属层205的上表面的尺寸，且金属层205
的上表面覆盖住第三绝缘层209的下表面。
145.第三绝缘层209的上表面的尺寸不大于第三绝缘层209的下表面的尺寸。也就是说，金属层205的坡度角小于等于90度。
146.第三绝缘层209可以进一步实现对金属层205的保护。
147.本技术实施例提供一种半导体器件的制备方法，包括提供衬底201；在衬底201上方形成栅极结构；其中，在衬底201上方形成栅极结构，包括以下步骤：衬底201上方依次形成叠层设置的第一绝缘层202、半导体层203、阻挡层204和金属层205；其中，半导体层203的下表面的尺寸大于半导体层203的上表面的尺寸，金属层205覆盖住半导体层203。本技术中至少通过金属层205来覆盖(遮挡住)坡度角不受控制的半导体层203，使得栅结构的边缘尺寸主要由坡度角易受控制且刻蚀坡度角较大的金属层205决定，即使半导体层203的坡度角不受控制，也不会影响后续在两侧形成的掺杂区的形貌和位置，大大减少了掺杂区的形貌和位置不受控制导致的短路问题。
148.虽然本技术所公开的实施方式如上，但的内容只是为了便于理解本技术而采用的实施方式，并非用以限定本技术。任何本技术所属技术领域内的技术人员，在不脱离本技术所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本技术的保护范围，仍须以所附的权利要求书所界定的范围为准。