P型混合欧姆接触的氮化镓晶体管的制作方法

p型混合欧姆接触的氮化镓晶体管
技术领域
1.本发明涉及半导体功率器件技术领域，特别涉及一种p型混合欧姆接触的氮化镓晶体管。


背景技术：

2.目前，功率转换器件主要是基于第一代半导体硅(si)材料器件。然而，随着社会对电能转换器件的要求不断提高，硅器件性能因越来越接近其材料本身决定的理论极限而无法满足需求。以氮化镓(gan)为代表的第三代半导体材料，凭借其出色的材料特性(如高临界击穿场强、高电子饱和漂移速率等)，正在迅速成为高频大功率电子产品的首选材料。氮化镓(gan)晶体管由于铝镓氮/氮化镓异质结处形成高浓度、高迁移率的二维电子气，同时异质结对二维电子气具有良好的调节作用，使其在大功率和高速电子设备等方面有广泛的应用。
3.但是，氮化镓(gan)晶体管通常是一种横向器件，存在严重的电流崩塌效应。具体的，当gan晶体管器件处于关态高电场的情况下，表面陷阱态会吸附注入的电子；当gan晶体管器件返回开态时，表面陷阱态中的电子无法及时脱离，形成表面虚拟栅极并耗尽了沟道中的部分二维电子气，使得gan晶体管器件的动态电阻增大，即电流发生崩塌。除表面外，电流崩塌现象同样可由缓冲层中的陷阱态引起。gan晶体管通常采用异质外延的方式制备，其缓冲层中存在大量由位错和点缺陷导致陷阱态。当gan晶体管器件从关态向开态转变时，这些陷阱态同样会形成位于沟道下方的虚拟栅极，进一步耗尽沟道中的二维电子气、增大gan晶体管器件的动态电阻。功率器件的动态电阻直接反映了器件在实际工作状态下的能量效率，动态电阻的增大会极大的降低器件的能量效率。目前，表面陷阱态通常通过钝化以减少陷阱态密度和场板以降低电场和电子注入的方式处理，而缓冲层中的陷阱态则因为异质外延的方式而极难减少。因此，需要新的工艺方法或者器件结构优化来减少缓冲层中陷阱态对器件导电沟道的影响，从而降低器件的动态电阻、提升其能量效率。


技术实现要素：

4.本发明要解决的技术问题是提供一种p型混合欧姆接触的氮化镓晶体管，能够显著降低晶体管器件的动态导通电阻，结构简单且易于实现。
5.为了解决上述技术问题，本发明的技术方案如下：
6.本发明提供了一种p型混合欧姆接触的氮化镓晶体管，包括自下而上依次为衬底层、缓冲层、以及设置在所述缓冲层上含有一个或者多个二维电子气沟道的异质结结构层，所述异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、n型欧姆接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，所述n型欧姆接触层与所述异质结结构层之间设置有若干相互独立分离的p型半导体层，漏电极制备在所述p型半导体层与所述n型欧姆接触层的接触面。
7.进一步的，所述源极金属结构层与所述异质结结构层之间n型欧姆接触，所述栅极
金属结构层与所述异质结结构层之间是欧姆接触或肖特基接触。
8.进一步的，所述栅极金属结构层和所述异质结结构层之间还设置有栅极p型层，所述栅极p型层是全p型结构层、n-p型结构层、p-n型结构层、p-n-p-n结构、n-p-n-p结构、超晶格结构或绝缘层结构。
9.进一步的，所述p型半导体层与所述n型欧姆接触层之间还设置有p型欧姆接触层。
10.进一步的，所述p型半导体层是全p型结构层、n-p型结构层、p-n-p型结构层、p-n-p-n结构层或者超晶格结构层。
11.可选的，所述p型半导体层覆盖所述异质结结构层，所述p型半导体结构层之间形成若干凹槽，所述p型半导体层与所述n型欧姆接触层之间形成欧姆接触或者肖特基接触，在所述凹槽区域所述n型欧姆接触层与所述异质结结构层之间形成欧姆接触。
12.可选的，所述异质结结构层表面形成若干凸起部，在所述凸起部设置有所述p型半导体层，所述p型半导体层与所述n型欧姆接触层之间形成欧姆接触或者肖特基接触，在所述凸起部之间所述n型欧姆接触层与所述异质结结构层之间形成欧姆接触。
13.可选的，所述p型半导体层包括多个依次排列的独立几何形状区域，所述n型欧姆接触层和/或所述p型欧姆接触层沿着长度方向设置在所述独立几何形状区域。
14.可选的，所述p型半导体层包括多个依次排列的独立几何形状区域，所述n型欧姆接触层和/或所述p型欧姆接触层覆盖在所述独立几何形状区域上。
15.可选的，所述p型半导体层包括多个依次排列的独立几何形状区域，所述n型欧姆接触层和/或所述p型欧姆接触层沿着长度方向一侧部分覆盖在所述独立几何形状区域上。
16.可选的，所述p型半导体层包括多个依次排列的独立几何形状区域，多个所述n型欧姆接触层和/或所述p型欧姆接触层依次部分覆盖在所述独立几何形状区域上。
17.进一步的，所述异质结结构层、所述源极金属结构层、所述栅极金属结构层、所述n型欧姆接触层上覆盖设置有钝化绝缘层，在所述钝化绝缘层上对应所述源电极、栅电极、漏电极开设电极窗口。
18.本发明技术效果：
19.本发明实施例的p型混合欧姆接触的氮化镓晶体管，通过在异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、n型欧姆接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，进一步在n型欧姆接触层与异质结结构层之间设置有若干p型半导体层，漏电极制备在所述p型半导体层与所述n型欧姆接触层的接触面。漏电极的图案化p型半导体区域与n型欧姆接触层之间形成p型混合欧姆接触，在漏点极加入p型半导体区域注入空穴，降低氮化镓晶体管的动态导通电阻。
附图说明
20.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
21.图1为本发明的第一种p型混合欧姆接触的氮化镓晶体管主剖视结构图；
22.图2为本发明的第二种p型混合欧姆接触的氮化镓晶体管主剖视结构图；
23.图3为本发明的第一种/第二种p型混合欧姆接触的氮化镓晶体管俯视结构图；
24.图4为本发明的p型混合欧姆接触的氮化镓晶体管沿着a-a截面视图一；
25.图5为本发明的p型混合欧姆接触的氮化镓晶体管沿着a-a截面视图二；
26.图6为本发明的p型混合欧姆接触的氮化镓晶体管沿着a-a截面视图三；
27.图7为本发明的第三种p型混合欧姆接触的氮化镓晶体管主剖视结构图；
28.图8为本发明的第四种p型混合欧姆接触的氮化镓晶体管主剖视结构图；
29.图9为本发明的第三种/第四种p型混合欧姆接触的氮化镓晶体管俯视结构图；
30.图10为本发明的p型混合欧姆接触的氮化镓晶体管沿着b-b截面视图一；
31.图11为本发明的p型混合欧姆接触的氮化镓晶体管沿着b-b截面视图二；
32.图12为本发明的p型混合欧姆接触的氮化镓晶体管沿着b-b截面视图三；
33.图13为本发明中第一种p型半导体层/欧姆接触层的结构形状示意图；
34.图14为本发明中第二种p型半导体层/欧姆接触层的结构形状示意图；
35.图15为本发明中第三种p型半导体层/欧姆接触层的结构形状示意图；
36.图16为本发明中第四种p型半导体层/欧姆接触层的结构形状示意图；
37.图17为本发明中第五种p型半导体层/欧姆接触层的结构形状示意图；
38.图18为本发明中第六种p型半导体层/欧姆接触层的结构形状示意图；
39.图19为本发明中第七种p型半导体层/欧姆接触层的结构形状示意图；
40.图20为本发明中第八种p型半导体层/欧姆接触层的结构形状示意图；
41.图21为本发明中第九种p型半导体层/欧姆接触层的结构形状示意图；
42.图22为本发明中第十种p型半导体层/欧姆接触层的结构形状示意图；
43.图23为本发明中第十一种p型半导体层/欧姆接触层的结构形状示意图；
44.图24为本发明中第十二种p型半导体层/欧姆接触层的结构形状示意图；
45.图25为本发明中第十三种p型半导体层/欧姆接触层的结构形状示意图；
46.图26为本发明中第十四种p型半导体层/欧姆接触层的结构形状示意图；
47.图27为本发明中第十五种p型半导体层/欧姆接触层的结构形状示意图；
48.图28为本发明的p型混合欧姆接触的氮化镓晶体管等效电路原理图；
49.图29为本发明的氮化镓晶体管与现有的氮化镓晶体管之间动态导通电阻变化曲线图；
50.图中，10-衬底层，20-缓冲层，30-沟道层，40-异质结结构层，50-p型半导体层，60-n型欧姆接触层，70-钝化绝缘层，80-源极金属结构层，90-p型欧姆接触层，100-栅极金属结构层，110-栅极p型层。
具体实施方式
51.下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。此外，下面所描述的本发明各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
52.实施例1
53.如图1、3-4所示，本发明实施例提供了一种p型混合欧姆接触的氮化镓晶体管，包括自下而上依次为衬底层10、缓冲层、以及设置在所述缓冲层20上含有一个或者多个二维
电子气沟道的异质结结构层40，所述异质结结构层40上设置有相互分离的源极金属结构层80、栅极金属结构层100、n型欧姆接触层60；源电极、栅电极分别制备在所述源极金属结构层80、栅极金属结构层100，所述n型欧姆接触层60与所述异质结结构层40之间设置有若干p型半导体层50，漏电极制备在所述p型半导体层50与所述n型欧姆接触层60的接触面。
54.具体的，所述源极金属结构层80与所述异质结结构层40之间n型欧姆接触，所述栅极金属结构层100与所述异质结结构层40之间是欧姆接触或肖特基接触。在形成源极金属结构层80、栅极金属结构层100时，一般是先刻蚀异质结结构层40形成图形化的p型半导体层50，然后再光刻、蒸镀源极金属结构层80、栅极金属结构层100；也可以是先刻蚀一部分异质结结构层40，(深度上非完全刻蚀/空间上非完全刻蚀两种情况)，然后再光刻、蒸镀源极金属结构层80、栅极金属结构层100。源极金属结构层80的材料包括但不限于ti/a1/ni/au，ti/al/ti/au或者ti/al/mo/au中任一种多层金属。
55.可选的，漏电极包括一个或多个欧姆接触，由于异质结结构层40上n型欧姆接触层60、源极金属结构层80、栅极金属结构层100均是相互分离的，因此，n型欧姆接触层60与漏电极上欧姆接触用金属层连接时，该欧姆接触和栅极金属结构层100在空间上是隔开。
56.可选的，衬底层10材料包括但不限于为si、蓝宝石、sic和gan中一种或者多种。
57.在一些实施例中，衬底层10上通过外延生长等制备方式在衬底层10上形成缓冲层20和/或沟道层30，可选的，在缓冲层20上进一步制备形成沟道层30，在缓冲层20或沟道层30上设置异质结结构层40；缓冲层20材料包括但不限于低温aln或低温gan，所述缓冲层20的厚度为1nm～100um。沟道层30材料为gan或者algan，所述沟道层30的厚度为0nm～100um。
58.具体的，该异质结结构层40具有一个或多个二维电子气通道。异质结结构层40的材料可以包括但不限于a1gan、inaln、a1n、inn和ingan中一种或多种，或者其他iii-v族化合物体系构建，厚度为1nm～50nm。
59.优选的，如图2、8所示，所述栅极金属结构层100和所述异质结结构层40之间还设置有栅极p型层110，所述栅极p型层110是全p型结构层、n-p型结构层、p-n型结构层、p-n-p-n结构、n-p-n-p结构、超晶格结构、或绝缘层结构。n-p型结构层、p-n型结构层、p-n-p-n结构、n-p-n-p结构中p型结和n型结的顺序不限定，可以包括但不限于“上p下n”或者“上n下p”。栅极金属结构层100材料可以是ni/au，pt/au或者mo/au中任一种多层金属。栅极p型层110材料包括但不限于p-gan、p-ingan、p-algan、组分渐变的p-algan或者组分渐变的p-ingan中一种或多种，掺杂浓度为10
15
～10
22
/cm3，厚度为1-500nm。
60.可选的，如图7、9、10所示，所述p型半导体层50与所述n型欧姆接触层60之间还设置有p型欧姆接触层90。p型欧姆接触层90可以但不限于ti/al/ni/au合金或ti/al/ti/au合金或ti/al/mo/au合金。
61.具体的，所述p型半导体层是全p型结构层、n-p型结构层、p-n-p型结构层、p-n-p-n结构层或者超晶格结构层。p型半导体层50材料包括但不限于p-gan、p-ingan、p-algan、组分渐变的p-algan或者组分渐变的p-ingan中一种或多种，掺杂浓度为10
15
～10
22
/cm3，厚度为1-500nm。
62.可选的，如图5、11所示，所述p型半导体层50覆盖所述异质结结构层40，所述p型半导体结构层50之间形成若干凹槽，所述p型半导体层50与所述n型欧姆接触层60之间形成欧姆接触或肖特基接触，在所述凹槽区域所述n型欧姆接触层60与所述异质结结构层40之间
形成欧姆接触。
63.可选的，如图6、12所示，所述异质结结构层40表面形成若干凸起部，在所述凸起部设置有所述p型半导体层50，所述p型半导体层50与所述n型欧姆接触层60之间形成欧姆接触或肖特基接触，在所述凸起部之间所述n型欧姆接触层60与所述异质结结构层40之间形成欧姆接触。
64.可选的，所述p型半导体层50包括多个依次排列的独立几何形状区域，所述n型欧姆接触层60和/或所述p型欧姆接触层90沿着长度方向设置在所述独立几何形状区域。
65.可选的，所述p型半导体层50包括多个依次排列的独立几何形状区域，所述n型欧姆接触层60和/或所述p型欧姆接触层90覆盖在所述独立几何形状区域上。
66.可选的，所述p型半导体层50包括多个依次排列的独立几何形状区域，所述n型欧姆接触层60和/或所述p型欧姆接触层90沿着长度方向一侧部分覆盖在所述独立几何形状区域上。
67.可选的，所述p型半导体层50包括多个依次排列的独立几何形状区域，多个所述n型欧姆接触层60和/或所述p型欧姆接触层90依次部分覆盖在所述独立几何形状区域上。具体的，多个n型欧姆接触层60和/或第二p型欧姆接触层90是多个独立图形区域或者连续图形区域，部分覆盖多个依次排列的独立几何形状区域形成的p型半导体层50。
68.可选的，如图13-27所示，所述独立几何形状区域包括但不限于矩形、椭圆形、三角形、星形、多边形、中心对称图形。这些图形可以大小不一致、分布非均匀、各种图形的组合均可。
69.如图1、7所示，所述异质结结构层40、所述源极金属结构层80、所述栅极金属结构层100、所述n型欧姆接触层60上覆盖设置有钝化绝缘层70，在所述钝化绝缘层70上对应所述源电极、栅电极、漏电极开设电极窗口。
70.如图28所示，本实施例的p型混合欧姆接触的氮化镓晶体管hemts的等效电路为在漏电极连接一个相互并联的等效电阻和正向二极管，从而大大地降低了晶体管hemts的正向导通能力。
71.如图29所示，本实施例的hemt器件，g栅极导通时的导通电阻rg与g栅极关断时的漏极电压vg之间的比值与现有hemt器件相比的显著降低。
72.为了制备上述p型混合欧姆接触的氮化镓晶体管，可以采用但不限于以下的制备方法：
73.s1、在衬底层10上采用mocvd自下而上外延生长缓冲层20、沟道层30、异质结结构层40和p型半导体层50。具体的，衬底层10材料为蓝宝石，衬底层10尺寸为2英寸。缓冲层20材料为gan、厚度为2um。沟道层30材料为gan，沟道层30厚度为100nm。异质结结构层40材料为al
0.26
ga
0.74
n，异质结结构层40厚度为25nm。p型半导体层50材料为gan，p型半导体层50厚度为100nm，镁的掺杂浓度为4e18/cm3。
74.s2、通过光刻技术和干法刻蚀对对p型半导体层进行图形化。
75.s3、通过电子蒸镀法在p型半导体层50上沉积p型欧姆接触层60，通过干法刻蚀或湿法腐蚀的方法，图形化p型欧姆接触层60，露出制备漏电极外的区域。p型欧姆接触层60材料为w、wnx、ni、ti、au、中一种或多种；p型欧姆接触层60的厚度为5nm～10um；p型欧姆接触层60的制备方法为磁控溅射、电子束蒸发设备、原子层淀积、中一种或多种。具体在本实施
例中n型欧姆接触层60的材料为ni/au，通过金属蒸镀沉积，厚度为5nm/10nm，退火条件为：o2气氛，500摄氏度，60s。
76.s4、异质结结构层40上分别制备源电极、漏电极。制备源、漏电极的退火温度为800～900摄氏度，退火时间为30～60秒。具体在本实施例中用电子束蒸发设备进行源电极和漏电极蒸镀，蒸镀金属体系为ti/al/ti/au(200/600/500/700埃)，然后进行剥离并快速热退火形成欧姆接触。退火条件可为：n2气氛，850摄氏度，30s。
77.s5、通过金属蒸镀形成栅极电极，无需退火，电极金属为ni/au(500/1500埃)。s6、通过等离子体增强化学气相沉积(pecvd)或低压气相沉积(lpcvd)或原子层沉积(ald)或物理气相沉积(pvd)或磁控溅射，均匀生长一层钝化绝缘层70；
78.s7、通过光刻工艺定义出场板区域后，通过干法刻蚀和湿法刻蚀形成场板，开出电极窗口和连接方式。
79.本发明实施例的p型混合欧姆接触的氮化镓晶体管，通过在异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、n型欧姆接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，进一步在n型欧姆接触层与异质结结构层之间设置有若干p型半导体层，漏电极制备在所述p型半导体层与所述n型欧姆接触层的接触面。漏电极的图案化p型半导体区域与n型欧姆接触层之间形成p型混合欧姆接触，在漏点极加入p型半导体区域注入空穴，降低氮化镓晶体管的动态导通电阻。
80.以上结合附图对本发明的实施方式作了详细说明，但本发明不限于所描述的实施方式。对于本领域的技术人员而言，在不脱离本发明原理和精神的情况下，对这些实施方式进行多种变化、修改、替换和变型，仍落入本发明的保护范围内。
81.在本发明专利的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”、“排”、“列”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明专利和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明专利新型的限制。
82.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明专利的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
83.在发明专利中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”、“固连”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明专利中的具体含义。
84.在本发明专利中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以
是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。