用于套刻误差量测的采样优化方法、装置、电子设备和存储介质与流程

本发明涉及半导体，尤其涉及一种用于套刻误差量测的采样优化方法、装置、电子设备和存储介质。

背景技术：

1、芯片是信息技术的基石，随着电子信息产业发展，人们对于芯片的需求越来越大。随着集成电路产业的不断发展，现阶段先进光刻工艺已实现了3nm的量产，同时对于套刻误差的控制精度要求也逐步提高。套刻误差是指光刻过程中当前层与前层之间的偏移量，一般要求控制在关键线宽的1/3以内。晶圆套刻误差量测时不同的采样方案也会对结果产生一定的影响，为了在有限的量测数量的情况下获得更好的套刻误差表征能力，对于采样方案的选择显得尤为重要。

2、目前的采样方案主要是：通过晶圆厂工艺人员随机选取曝光场的方法确定量测位置和数量。这种采样方案无法保证采样数量和位置是最佳的。

技术实现思路

1、本发明提供了一种用于套刻误差量测的采样优化方法、装置、电子设备和存储介质。

2、根据本发明的另一方面，提供了一种用于套刻误差量测的采样优化方法，包括：

3、获取预设的采样参数；其中，所述采样参数用于表征量测套刻误差时需要采样的曝光场的数量；

4、确定晶圆中不同曝光场之间的几何位置分布特征；

5、基于所述几何位置分布特征和所述采样参数，利用集束搜索算法确定量测套刻误差时所要采样的目标曝光场。

6、根据本发明的另一方面，提供了一种用于套刻误差量测的采样优化装置，包括：

7、采样参数获取模块，用于获取预设的采样参数；其中，所述采样参数用于表征量测套刻误差时需要采样的曝光场的数量；

8、几何位置分布特征确定模块，用于确定晶圆中不同曝光场之间的几何位置分布特征；

9、待采样曝光场确定模块，用于基于所述几何位置分布特征和所述采样参数，利用集束搜索算法确定量测套刻误差时所要采样的目标曝光场。

10、根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：

11、至少一个处理器；以及

12、与所述至少一个处理器通信连接的存储器；其中，

13、所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明实施例所述的用于套刻误差量测的采样优化方法。

14、根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明实施例所述的用于套刻误差量测的采样优化方法。

15、本发明实施例的技术方案，基于晶圆中不同曝光场之间的几何位置分布特征确定最终的曝光场采样方案，相比于通过人工随机确定的方式，可以保证确定的待采样曝光场能够均匀的分布在晶圆上，使得选出的目标曝光场具有较好的晶圆代表性。

16、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

技术特征：

1.一种用于套刻误差量测的采样优化方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，确定晶圆中不同曝光场之间的几何位置分布特征，包括：

3.根据权利要求1所述的方法，其特征在于，基于所述几何位置分布特征和所述采样参数，利用集束搜索算法确定量测套刻误差时所要采样的目标曝光场，包括：

4.根据权利要求3所述的方法，其特征在于，基于所述几何位置分布特征，获取待扩充曝光场采样方案，包括：

5.根据权利要求4所述的方法，其特征在于，根据所述几何位置分布特征，结合预设的集束宽度，确定所述待扩充曝光场采样方案，包括：

6.根据权利要求3所述的方法，其特征在于，根据各所述候选采样方案的距离参数和预设的集束宽度，对所述候选采样方案进行过滤，包括：

7.一种用于套刻误差量测的采样优化装置，其特征在于，包括：

8.根据权利要求7所述的装置，其特征在于，几何位置分布特征确定模块还用于：

9.一种电子设备，其特征在于，包括：

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-6中任一项所述的方法。

技术总结本发明公开了一种用于套刻误差量测的采样优化方法、装置、电子设备和存储介质，涉及半导体技术领域。方法包括：获取预设的采样参数；其中，所述采样参数用于表征量测套刻误差时需要采样的曝光场的数量；确定晶圆中不同曝光场之间的几何位置分布特征；基于所述几何位置分布特征和所述采样参数，利用集束搜索算法确定量测套刻误差时所要采样的目标曝光场。本发明方案基于晶圆中不同曝光场之间的几何位置分布特征确定最终的曝光场采样方案，相比于通过人工随机确定的方式，可以保证确定的待采样曝光场能够均匀的分布在晶圆上，使得选出的目标曝光场具有较好的晶圆代表性。技术研发人员：莫瀚霆,韦亚一,张利斌,仝怡受保护的技术使用者：广东省大湾区集成电路与系统应用研究院技术研发日：技术公布日：2024/6/5