像素阵列的制作方法

本发明涉及一种像素阵列。

背景技术：

1、为降低采购栅极驱动芯片的成本，可将栅极驱动电路、多工器及像素阵列整合制作于显示面板的同一基板上。一般而言，栅极驱动电路及多工器多集中设置在显示面板的边框区，但此举却造成边框宽度无法进一步缩减。因此，可将栅极驱动电路及多工器中用以输出栅极开启信号的信号线及栅极驱动晶体管周期性地分散于显示面板的像素区中。其中，栅极驱动晶体管的尺寸对显示面板的像素充电率具有关键性的影响。为提高像素充电率，可将栅极驱动晶体管的尺寸加大。然而，在增加栅极驱动晶体管的尺寸以提升充电率的同时，确使得开口率大幅下降。

技术实现思路

1、本发明提供一种像素阵列，充电效果佳。

2、本发明的像素阵列包括多条数据线、多条扫描线、多个像素、多条信号线、多条栅极线及多个栅极驱动晶体管。多条数据线在第一方向上排列。多条扫描线在第二方向上排列，其中第一方向与第二方向交错。每一像素包括在第一方向上排列的多个子像素。每一子像素包括像素晶体管及像素电极，像素晶体管具有第一端、第二端及控制端，像素晶体管的第一端电性连接至对应的一条数据线，像素晶体管的控制端电性连接至对应的一条扫描线，像素晶体管的第二端电性连接至像素电极，像素电极具有相对的第一侧及第二侧，且第一侧及第二侧在第一方向上按序排列。多条信号线在第一方向上排列。多条栅极线在第二方向上排列。每一栅极驱动晶体管具有第一端、第二端及控制端。每一栅极驱动晶体管的第一端电性连接至对应的一条信号线。每一栅极驱动晶体管的控制端电性连接至对应的一条栅极线。每一栅极驱动晶体管的第二端电性连接至对应的一条扫描线。多个栅极驱动晶体管包括第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管。多条扫描线包括第一扫描线及第二扫描线。多条信号线包括第一信号线、第二信号线及第三信号线。多个像素在第一方向与第二方向排成多行与多列。第n1行及第n2列的像素的子像素的像素晶体管旁设有第一栅极驱动晶体管。第n1行及第n2列的像素的子像素的像素晶体管的控制端及第一栅极驱动晶体管的第二端电性连接至第一扫描线。第一栅极驱动晶体管的第一端电性连接至第一信号线。第一信号线和与第n1行及第n2列的像素的子像素的像素晶体管的第一端电性连接的数据线分别位于第n1行及第n2列的像素的子像素的像素电极的第一侧及第二侧。n1及n2为正整数。第n1+m1行及第n2+m2列的像素的子像素的像素晶体管旁设有第二栅极驱动晶体管。第n1+m1行及第n2+m2列的像素的子像素的像素晶体管的控制端和第二栅极驱动晶体管的第二端电性连接至第二扫描线。第二栅极驱动晶体管的第一端电性连接至第二信号线。第二信号线和与第n1+m1行及第n2+m2列的像素的子像素的像素晶体管的第一端电性连接的数据线分别位于第n1+m1行及第n2+m2列的像素的子像素的像素电极的第一侧及第二侧。m1及m2为大于或等于2的正整数。第n1+m1行及第n2列的像素的子像素的像素晶体管旁设有第三栅极驱动晶体管。第n1+m1行及第n2列的像素的子像素的像素晶体管的控制端及第三栅极驱动晶体管的第二端电性连接至第一扫描线。第三栅极驱动晶体管的第一端电性连接至第三信号线。特别是，在像素阵列的俯视图中，第三信号线位于第二信号线和与第n1+m1行及第n2+m2列的像素的子像素的像素晶体管的第一端电性连接的数据线之间。

技术特征：

1.一种像素阵列，包括：

2.如权利要求1所述的像素阵列，其中该第一信号线与该第三信号线在同一时间点具有相同的信号。

3.如权利要求1所述的像素阵列，其中在该像素阵列的俯视图中，该第三信号线部分地重叠于第n1+m1行及第n2列的该像素的该子像素的该像素电极。

4.如权利要求3所述的像素阵列，其中第n1+m1行及第n2列的该像素的该子像素的该像素电极具有一主干部及由该主干部向外延伸的多个分支部，该第三信号线重叠于该主干部且不重叠于至少部分的该些分支部。

5.如权利要求1所述的像素阵列，其中在该像素阵列的俯视图中，该第三栅极驱动晶体管和第n1+m1行及第n2列的该像素的该子像素的该像素晶体管位于该第二信号线和与第n1+m1行及第n2列的该像素的该子像素的该像素晶体管的该第一端电性连接的该数据线之间，且该第三栅极驱动晶体管和第n1+m1行及第n2列的该像素的该子像素的该像素晶体管分别位于该第三信号线的不同两侧。

6.如权利要求1所述的像素阵列，其中该些栅极驱动晶体管还包括一第四栅极驱动晶体管；第n1行及第n2+l2列的一该像素的一该子像素的一该像素晶体管旁设有该第四栅极驱动晶体管；该些信号线还包括一第四信号线；该第四信号线电性连接至该第四栅极驱动晶体管的该第一端；在该像素阵列的俯视图中，该第四信号线位于该第一信号线和与第n1行及第n2列的该像素的该子像素的该像素晶体管的该第一端电性连接的该数据线之间，其中l2为大于或等于2的正整数。

7.如权利要求6所述的像素阵列，其中在该像素阵列的俯视图中，该第四栅极驱动晶体管及第n1行及第n2+l2列的该像素的该子像素的该像素晶体管位于该第一信号线和与第n1行及第n2+l2列的该像素的该子像素的该像素晶体管的该第一端电性连接的该数据线之间，且该第四栅极驱动晶体管和第n1行及第n2+l2列的该像素的该子像素的该像素晶体管分别位于该第四信号线的不同两侧。

技术总结像素阵列包括数据线、第一扫描线、第二扫描线、像素、第一信号线、第二信号线、第三信号线、第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管。第n1行及第n2列像素的子像素的像素晶体管旁设有第一栅极驱动晶体管。第n1+m1行及第n2+m2列像素的子像素的像素晶体管旁设有第二栅极驱动晶体管。第n1+m1行及第n2列像素的子像素的像素晶体管旁设有第三栅极驱动晶体管。第n1+m1行及第n2列像素的子像素的像素晶体管的控制端及第三栅极驱动晶体管的第二端电性连接至第一扫描线。第三栅极驱动晶体管的第一端电性连接至第三信号线。像素阵列的俯视图中，第三信号线位于第二信号线和与第n1+m1行及第n2+m2列的像素的子像素的像素晶体管的第一端电性连接的数据线之间。技术研发人员：卢冠宇,吴佳蓉,余悌魁,徐雅玲受保护的技术使用者：友达光电股份有限公司技术研发日：技术公布日：2024/5/8