高灵敏度加速度传感器结构的制备方法与流程

本发明属于微电子技术领域，特别是涉及高灵敏度加速度传感器结构的制备方法。

背景技术：

硅基加速度传感器作为惯性传感器领域最为火热的MEMS检测器件之一，广泛应用于航空航天、汽车电子、可穿戴装置等消费类电子产品，尤其随着近几年VR/AR、智能汽车、物联网以及智慧城市的兴起，加速度传感器将继续发挥着越来越重要的作用。同时随着MEMS制造技术的不断进步，高灵敏度、小尺寸、低成本的加速度传感器已成为未来加速度传感器的发展方向。

众所周知，悬臂梁+质量块式加速度传感器的灵敏度主要由悬臂梁厚度和质量块尺寸大小所决定，悬臂梁越薄，质量块越大，传感器灵敏度也越高，但是质量块越大会导致传感器芯片尺寸也越大，因此最好的办法是在一定质量块尺寸基础上尽可能地减薄悬臂梁厚度。因此，如何以最小的制造成本在一块给定芯片尺寸上加工出高灵敏度的悬臂梁+质量块式加速度传感器其关键技术难题在于超薄悬臂梁的加工关键技术难题。

为了解决该制作关键技术难题，科研人员也进行的大量研究并给出的各种不同的解决方案，但其结果都不很理想。2012年中科院上海微系统所的Z.Ni等利用表面微机械工艺制备悬臂梁+质量块式加速度传感器，该传感器结构采用低应力氮化硅薄膜作为悬臂梁结构材料，通过在氮化硅薄膜上电镀高密度铜质量块的方法来提高传感器的高敏度[Z.Ni,C.Yang,D.Xu,et al,Monolithic composite“pressure+acceleration+temperature+infrared”sensor using a versatile single-sided“SiN/Poly-Si/Al”process-module,Sensors 2013,13:pp.1085-1101]。但是其存在以下几点不足：(1)氮化硅悬臂梁力学性能不能单晶硅材料悬臂梁；(2)电镀后的铜质量块与氮化硅之间残余应力问题会导致传感器温度特性很差，甚至于铜质量块脱落；(3)氮化硅薄膜释放过程中的粘附失效问题；(4)以掺杂多晶硅作为压敏检测电阻，由于多晶硅压阻系数远小于单晶硅压阻系数，因此灵敏度也不会太高。为了解决该难题，2017年中科院上海微系统所的J.Wang等提出一种独有的单硅片单面体硅微机械加工技术来制备悬臂梁+质量块式加速度传感器[J.Wang,Z.Ni,J.Zhou,et al,Pressure+X/Z two-axis acceleration composite sensors monolithically integrated non-SOI wafer for upgraded production of TPMS(tire pressure monitoring systems,MEMS 2017,Las Vegas,NV,USA,January 22-26,pp:1359-1362]，该制造技术虽然可以很好的控制单晶硅悬臂梁的薄厚程度，但由于质量块厚度受制造技术限制最大质量块厚度不能超过100μm，因此该传感器结构虽然可以做到芯片尺寸小，但是传感器灵敏度提高空间有限。为了解决上述这种薄悬臂梁和厚质量块不可兼得的矛盾，科研人员提出了采用SOI硅片作为加速度传感器加工的衬底材料，利用SOI硅片中薄的顶层单晶硅和埋氧层通过双面体硅微机械加工来制备悬臂梁+质量块结构式加速度传感器。其中，薄的悬臂梁通过硅片背面DRIE刻蚀至SOI硅片中埋氧层后刻蚀自停止，然后通过正面DRIE刻蚀释放悬臂梁+质量块可动结构[W.Yeh,C.Chan,C.Hu,et al,Novel TPMS sensing chip pressure sensor embedded in accelerometer,Transducers 2013,Barcelona,SPAIN,16-20 June,pp:1759-1762]。虽然采用SOI硅片可以实现薄悬臂梁和厚质量块的制作，进而实现加速度传感器的小尺寸和高灵敏度，但是由于SOI硅片非常昂贵，因此制作成本很高。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高灵敏度加速度传感器结构的制备方法，用于解决现有技术中无法在普通单晶硅片上实现悬臂梁+质量块式加速度传感器中悬臂梁厚薄精确均匀可控的问题，以及使用SOI硅片实现悬臂梁+质量块式加速度传感器中悬臂梁厚薄可控而存在的成本较高的问题。

为实现上述目的及其他相关目的，本发明提供一种高灵敏度加速度传感器结构的制备方法，所述高灵敏度加速度传感器结构的制备方法包括如下步骤：

提供衬底；

于所述衬底正面的预设位置进行硼离子注入；

于所述衬底的正面及背面均分别依次形成第一氧化硅层及低应力氮化硅层；

于所述衬底的正面形成若干排平行间隔排布的释放窗口，所述释放窗口定义出悬臂梁的位置、形状及厚度；

于所述释放窗口侧壁及底部沉积保护层；

去除所述释放窗口底部的所述保护层，并依据所述释放窗口继续刻蚀所述衬底以于所述释放窗口下方形成自所述释放窗口底部延伸至所述衬底内的深槽；

依据所述深槽横向刻蚀所述衬底，以于所述衬底内形成内部刻蚀缓冲腔体；

于所述释放窗口的侧壁、所述内部刻蚀缓冲腔体的侧壁及所述内部刻蚀缓冲腔体的上下表面形成低应力多晶硅层；

对上一步骤所得结构进行高温处理，注入的所述硼离子扩散以形成压敏电阻，且于所述低应力多晶硅层表面形成氧化硅钝化层；

自所述衬底背面刻蚀所述衬底直至位于所述内部刻蚀缓冲腔体底部的所述氧化硅钝化层，以于所述衬底的背面形成沟槽，所述沟槽定义出所述悬臂梁及质量块的位置及形状；

去除位于所述内部刻蚀缓冲腔体底部的所述氧化硅钝化层；

于所述衬底的正面制备引线孔，于所述引线孔内形成金属引线，并于位于所述衬底正面的所述热氧化层的上表面形成焊盘；所述金属引线与所述压敏电阻相连接，所述焊盘与所述金属引线及所述压敏电阻相连接；

提供键合衬底，所述键合衬底的一表面形成有凹槽，将所述键合衬底键合于所述衬底的背面，所述键合衬底形成有所述凹槽的表面为键合面；所述键合衬底键合于所述衬底的背面之后，所述凹槽覆盖所述悬臂梁及所述质量块对应的区域；

自所述衬底正面刻蚀所述衬底以释放所述悬臂梁及所述质量块。

可选地，所述衬底包括(111)单晶硅片，各排所述释放窗口沿<211>晶向排布。

可选地，于所述衬底的正面进行硼离子注入之前还包括于所述衬底的正面及背面均形成热氧化硅层的步骤。

可选地，于所述释放窗口侧壁及底部沉积所述保护层之前还包括去除所述衬底正面的所述低应力氮化硅层的步骤。

可选地，所述第一氧化硅层及所述保护层均包括TEOS氧化硅层；所述保护层形成于所述释放窗口侧壁及底部的同时还形成于位于所述衬底正面的所述第一氧化硅层的表面及位于所述衬底背面的所述低应力氮化硅层的表面；形成所述内部刻蚀缓冲腔体之后且形成所述低应力多晶硅层之前还包括去除位于所述衬底正面的所述第一氧化硅层的表面的所述TEOS氧化硅层、所述释放窗口侧壁的所述TEOS氧化硅层及位于所述衬底背面的所述低应力氮化硅层的表面的所述TEOS氧化硅层的步骤。

所述深槽的深度取自d1及d2中的最大值，其中，

d1≥20+T×n-h

d2≥L/tan(19.47°)

其中，d1及d2为所述深槽的深度，T为所述衬底背面到所述内部刻蚀缓冲腔体底部的所述氧化硅钝化层间的厚度，h为所述悬臂梁的厚度，L为所述任意一排所述释放窗口中相邻所述释放窗口之间的间距，n为干法刻蚀单晶硅衬底的均匀性。

可选地，位于所述释放窗口的侧壁的所述低应力多晶硅层的厚度小于所述释放窗口宽度的一半。

可选地，于所述释放窗口的侧壁、所述内部刻蚀缓冲腔体的侧壁及所述内部刻蚀缓冲腔体的上下表面形成低应力多晶硅层之后，所述释放窗口保留的宽度小于等于0.8μm。

可选地，相邻两排所述释放窗口的间距大于等于所述悬臂梁的宽度。

可选地，释放所述悬臂梁及所述质量块之后，还包括如下步骤：

提供一盖板；

将所述盖板键合于所述衬底的正面。

可选地，去除位于所述内部刻蚀缓冲腔体底部的所述氧化硅钝化层且于所述衬底的正面制备所述引线孔之前还包括如下步骤：

于所述沟槽侧壁、所述衬底的正面、所述衬底的背面、所述内部刻蚀缓冲腔体的上下表面及侧壁形成第二氧化硅层；

去除位于所述衬底正面且位于所述释放窗口之外所有区域的所述第二氧化硅层。

可选地，所述悬臂梁上表面的氧化硅层的应力等于所述悬臂梁下表面的氧化硅层的应力。

如上所述，本发明的高灵敏度加速度传感器结构的制备方法具有以下有益效果：通过在衬底内部的内部刻蚀缓冲腔体的上下表面形成氧化硅钝化层，在从衬底背面进行刻蚀时氧化硅钝化层可以作为刻蚀自停止层，可以避免对悬臂梁过刻蚀，从而可以确保悬臂梁的厚度的可控性及均匀性；利用内部刻蚀缓冲腔体可以保证从硅片背面深刻蚀后的质量块与衬底之间还有足够厚度(悬臂梁厚度+内部刻蚀缓冲腔体厚度)的单晶硅相连接在一起，确保的后续传感器加工工艺的良率；通过控制悬臂梁上表面及下表面的氧化硅层的厚度，可以彻底消除悬臂梁上下表面之间氧化硅钝化层残余应力不匹配的问题，大大降低了传感器的热不稳定性，提高传感器的检测精度；本发明的高灵敏度加速度传感器结构的制备方法制备的加速度传感器具有小尺寸、高灵敏度的优点的同时，还具有制备工艺简单及成本低的优点；本发明可以广泛应用于低量程、高灵敏度的加速度传感器制作，在工业控制、汽车电子、物联网、可穿戴设备或消费类电子产品等领域具有巨大的应用前景。

附图说明

图1显示为本发明提供的高灵敏度加速度传感器结构的制备方法流程图。

图2至图18显示为本发明提供的高灵敏度加速度传感器结构的制备方法中各步骤所得结构的截面结构示意图。

元件标号说明

10 衬底

101 热氧化层

11 硼离子注入区

111 压敏电阻

12 第一氧化硅层

13 低应力氮化硅层

14 释放窗口

141 深槽

15 TEOS氧化硅层

151 保护层

16 内部刻蚀缓冲腔体

17 低应力多晶硅层

18 氧化硅钝化层

19 沟槽

20 金属引线

21 键合衬底

211、241 凹槽

22 悬臂梁

23 质量块

24 盖板

25 第二氧化硅层

26 焊盘

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图18。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

请参阅图1，本发明提供一种高灵敏度加速度传感器结构的制备方法，所述高灵敏度加速度传感器结构的制备方法包括如下步骤：

1)提供衬底；

2)于所述衬底正面的预设位置进行硼离子注入；

3)于所述衬底的正面及背面均分别依次形成第一氧化硅层及低应力氮化硅层；

4)于所述衬底的正面形成若干排平行间隔排布的释放窗口，所述释放窗口定义出悬臂梁的位置、形状及厚度；

5)于所述释放窗口侧壁及底部沉积保护层；

6)去除所述释放窗口底部的所述保护层，并依据所述释放窗口继续刻蚀所述衬底以于所述释放窗口下方形成自所述释放窗口底部延伸至所述衬底内的深槽；

7)依据所述深槽横向刻蚀所述衬底，以于所述衬底内形成内部刻蚀缓冲腔体；

8)于所述释放窗口的侧壁、所述内部刻蚀缓冲腔体的侧壁及所述内部刻蚀缓冲腔体的上下表面形成低应力多晶硅层；

9)对上一步骤所得结构进行高温处理，注入的所述硼离子扩散以形成压敏电阻，且于所述低应力多晶硅层表面形成氧化硅钝化层；

10)自所述衬底背面刻蚀所述衬底直至位于所述内部刻蚀缓冲腔体底部的所述氧化硅钝化层，以于所述衬底的背面形成沟槽，所述沟槽定义出所述悬臂梁及质量块的位置及形状；

11)去除位于所述内部刻蚀缓冲腔体底部的所述氧化硅钝化层；

12)于所述衬底的正面制备引线孔，于所述引线孔内形成金属引线，并于位于所述衬底正面的所述热氧化层的上表面形成焊盘；所述金属引线与所述压敏电阻相连接，所述焊盘与所述金属引线及所述压敏电阻相连接；

13)提供键合衬底，所述键合衬底的一表面形成有凹槽，将所述键合衬底键合于所述衬底的背面，所述键合衬底形成有所述凹槽的表面为键合面；所述键合衬底键合于所述衬底的背面之后，所述凹槽覆盖所述悬臂梁及所述质量块对应的区域；

14)自所述衬底正面刻蚀所述衬底以释放所述悬臂梁及所述质量块。

在步骤1)中，请参阅图1中的S1步骤及图2，提供衬底10。

作为示例，所述衬底10包括硅衬底。优选的，本实施例中，所述衬底10包括(111)单晶硅片。

作为示例，步骤1)之后还包括于所述衬底10的正面及背面均形成热氧化硅层101的步骤。

作为示例，可以采用热氧化工艺形成所述热氧化硅层101；所述热氧化硅层101的厚度可以根据实际需要进行设定，优选地，本实施例中，所述热氧化硅层101的厚度可以包括但不仅限于2000埃。

在步骤2)中，请参阅图1中的S2步骤及图3，于所述衬底10正面的预设位置进行硼离子注入。

作为示例，进行硼离子注入的区域即为后续要形成压敏电阻的区域，具体的，进行硼离子注入的区域位于后续要形成的悬臂梁的根部。

作为示例，可以采用离子注入工艺于所述衬底10正面的预设位置进行硼离子注入，所述硼离子注入后于所述衬底10预设位置形成硼离子注入区11。

在步骤3)中，请参阅图1中的S3步骤及图4，于所述衬底10的正面及背面均分别依次形成第一氧化硅层12及低应力氮化硅层13。

作为示例，可以采用沉积工艺于所述衬底10的正面及背面沉积TEOS(正硅酸乙酯)氧化硅层作为所述第一氧化硅层12，即所述第一氧化硅层12可以为基于所述TEOS形成的氧化硅层。

作为示例，所述低应力氮化硅层13的应力可以为几十兆帕(Mpa)。

作为示例，所述第一氧化硅层12的厚度及所述低应力氮化硅层13的厚度可以根据实际需要进行设定，优选地，本实施例中，所述第一氧化硅层12的厚度可以包括但不仅限于1.4μm，所述低应力氮化硅层13的厚度可以包括但不仅限于0.2μm。

在步骤4)，请参阅图1中的S4步骤及图5，于所述衬底10的正面形成若干排平行间隔排布的释放窗口14，所述释放窗口14定义出悬臂梁的位置、形状及厚度。

作为示例，依次刻蚀位于所述衬底10正面的所述低应力氮化硅层13、所述第一氧化硅层12及所述衬底10，以形成所述释放窗口14；所述释放窗口14的排数可以根据实际需要进行设定(譬如，两排、四排或六排等等)，每排包括的所述释放窗口14的数量可以根据实际需要进行设定。

作为示例，所述释放窗口14的横截面形状可以根据实际需要进行设定，可以为圆形或矩形等等，所述释放窗口14的宽度可以根据实际需要进行设定，譬如，所述释放窗口14可以包括半径为3.2μm的圆形开口。

作为示例，各排所述释放窗口14可以沿<211>晶向排布。

作为示例，相邻两排所述释放窗口14的间距应大于后续形成的悬臂梁的宽度。

作为示例，所述释放窗口14的深度即为后续形成的悬臂梁的厚度。

作为示例，步骤4)之后还包括去除所述衬底10正面的所述低应力氮化硅层13的步骤。

在步骤5)中，请参阅图1中的S5步骤及图6，于所述释放窗口14侧壁及底部沉积保护层151。

作为示例，所述保护层151的材料可以包括TEOS氧化硅。

作为示例，所述保护层151形成于所述释放窗口14侧壁及底部的同时还形成于位于所述衬底10正面的所述低应力氮化硅层13的表面及位于所述衬底10背面的所述低应力氮化硅层13的表面。

在步骤6)中，请参阅图1中的S6步骤及图6，去除所述释放窗口14底部的所述保护层151，并依据所述释放窗口14继续刻蚀所述衬底10以于所述释放窗口14下方形成自所述释放窗口14底部延伸至所述衬底10内的深槽141。

作为示例，所述深槽141的深度取自d1及d2中的最大值，其中，

d1≥20+T×n-h

d2≥L/tan(19.47°)

其中，d1及d2为所述深槽141的深度，T为所述衬底背面到所述内部刻蚀缓冲腔体底部的所述氧化硅钝化层间的厚度，h为所述悬臂梁的厚度，L为所述任意一排所述释放窗口14中相邻所述释放窗口14之间的间距，n为干法刻蚀单晶硅衬底的均匀性。

作为示例，可以采用反应离子刻蚀(RIE)工艺去除所述释放窗口14底部的所述保护层151；可以采用深反应离子刻蚀(DRIE)工艺依据所述释放窗口14继续刻蚀所述衬底10以形成所述深槽141。

在步骤7)中，请参阅图1中的S7步骤及图7，依据所述深槽141横向刻蚀所述衬底10，以于所述衬底10内形成内部刻蚀缓冲腔体16。

作为示例，可以采用各向异性湿法腐蚀工艺通过所述深槽141横向刻蚀所述衬底10形成所述内部刻蚀缓冲腔体16，具体的，可以采用80℃的浓度为25％的TMAH(四甲基氢氧化铵)腐蚀溶液腐蚀所述衬底10，腐蚀的时间可以为但不仅限于2小时。

作为示例，步骤7)之后还包括去除位于所述衬底10正面的所述第一氧化硅层12的表面的所述TEOS氧化硅层15、所述释放窗口14侧壁的所述TEOS氧化硅层及位于所述衬底10背面的所述低应力氮化硅层13的表面的所述TEOS氧化硅层15的步骤，如图8所示。具体的，可以采用缓冲氧化硅腐蚀溶液(BOE)去除位于所述衬底10正面的所述第一氧化硅层12的表面的所述TEOS氧化硅层15、所述释放窗口14侧壁的所述TEOS氧化硅层及位于所述衬底10背面的所述低应力氮化硅层13的表面的所述TEOS氧化硅层15。

在步骤8)中，请参阅图1中的S8步骤及图9，于所述释放窗口14的侧壁、所述内部刻蚀缓冲腔体16的侧壁及所述内部刻蚀缓冲腔体16的上下表面形成低应力多晶硅层17。

作为示例，所述低应力多晶硅层17可以同时形成于所述释放窗口14的侧壁、所述内部刻蚀缓冲腔体16的侧壁、所述内部刻蚀缓冲腔体16的上下表面、所述衬底10的正面的所述热氧化硅层101的表面及所述衬底10背面的所述低应力氮化硅层13的表面，形成所述低应力多晶硅层17之后，还包括去除所述衬底10的正面的所述热氧化硅层101的表面及所述衬底10背面的所述低应力氮化硅层13的表面的所述低应力多晶硅层17的步骤。

作为示例，位于所述释放窗口14的侧壁的所述低应力多晶硅层17的厚度小于所述释放窗口14宽度的一半，以确保形成所述低应力多晶硅层17后所述释放窗口14并未被填满。

作为示例，于所述释放窗口14的侧壁、所述内部刻蚀缓冲腔体16的侧壁及所述内部刻蚀缓冲腔体16的上下表面形成低应力多晶硅层17之后，所述释放窗口14保留的宽度可以小于等于0.8μm。

在步骤9)中，请参阅图1中的S9步骤及图10，对步骤8)所得结构进行高温处理，注入的所述硼离子扩散以形成压敏电阻111，且于所述低应力多晶硅层17表面形成氧化硅钝化层18。

作为示例，所述氧化硅钝化层18为通过氧化所述低应力多晶硅层17而形成，具体的，可以位于表面的部分所述低应力多晶硅层17被氧化而形成所述氧化硅钝化层18，也可以为整个所述低应力多晶硅层17全部被氧化而转变成所述氧化硅钝化层18。

作为示例，可以采用先湿氧处理后干氧处理的工艺对步骤8)所得到的结构进行处理，处理的温度可以包括但不仅限于1000℃，处理的时间可以包括但不仅限于湿氧条件下处理40分钟，干氧条件下处理10分钟。

需要说明的是，在氧化过程中，所述衬底10的正面也可以同时形成所述氧化硅钝化层18；位于所述衬底10正面的所述氧化硅钝化层18及所述热氧化硅层101的厚度可以为0.43μm左右，位于所述低应力多晶硅层17表面的所述氧化硅钝化层18的厚度可以包括但不仅限于0.35μm。

作为示例，所述氧化硅钝化层18位于所述释放窗口14的侧壁、所述内部刻蚀缓冲腔体16的侧壁及所述内部刻蚀缓冲腔体16的上下表面的所述低应力多晶硅层17的表面。

在步骤10)中，请参阅图1中的S10步骤及图11，自所述衬底10背面刻蚀所述衬底10直至位于所述内部刻蚀缓冲腔体16底部的所述氧化硅钝化层18，以于所述衬底10的背面形成沟槽19，所述沟槽19定义出所述悬臂梁及质量块的位置及形状。

作为示例，可以采用深反应离子刻蚀工艺自所述衬底10背面刻蚀所述衬底10，在刻蚀的过程中，位于所述内部刻蚀缓冲腔体16底部的所述氧化硅钝化层18作为刻蚀自停止层，即该步骤中，刻蚀至位于所述内部刻蚀缓冲腔体16底部的所述氧化硅钝化层18时刻蚀停止。

在步骤11)中，请参阅图1中的S11步骤及图12，去除位于所述内部刻蚀缓冲腔体16底部的所述氧化硅钝化层18。

作为示例，可以采用反应离子刻蚀工艺刻蚀去除位于所述内部刻蚀缓冲腔体16底部的所述氧化硅钝化层18。

作为示例，步骤11)之后还包括如下步骤：

于所述沟槽19侧壁、所述衬底10的正面、所述衬底10的背面、所述内部刻蚀缓冲腔体16的上下表面及侧壁形成第二氧化硅层25，此时所述释放窗口14被所述低应力多晶硅17和第二氧化层25完全填满，如图13所示；

去除位于所述衬底10正面且位于所述释放窗口14之外所有区域的所述第二氧化硅层25，如图14所示。

作为示例，所述第二氧化硅层25可以包括但不仅限于TEOS氧化硅层。

作为示例，所述第二氧化硅层25的厚度可以根据实际需要进行设定，可以包括但不仅限于0.8μm。

在步骤12)中，请参阅图1中的S12步骤及图15，于所述衬底10的正面制备引线孔(未示出)，于所述引线孔内形成金属引线20，并于位于所述衬底10正面的所述热氧化层101的上表面形成焊盘26；所述金属引线20与所述压敏电阻111相连接，所述焊盘26与所述金属引线20及所述压敏电阻111相连接。

作为示例，所述金属引线20的材料可以包括但不仅限于铝，所述焊盘26的材料可以但不仅限于包括铝。

在步骤13)中，请参阅图1中的S13步骤及图16，提供键合衬底21，所述键合衬底21的一表面形成有凹槽211，将所述键合衬底21键合于所述衬底10的背面，所述键合衬底21形成有所述凹槽211的表面为键合面；所述键合衬底21键合于所述衬底20的背面之后，所述凹槽211覆盖所述悬臂梁及所述质量块对应的区域。

作为示例，所述键合衬底21可以包括但不仅限于硅衬底。

作为示例，所述键合衬底21可以与步骤12)所得结构经由苯并环丁烯(BCB)键合在一起。

在步骤14)中，请参阅图1中的S14步骤及图17，自所述衬底10正面刻蚀所述衬底10以释放所述悬臂梁22及所述质量块23。

作为示例，所述悬臂梁22一端与所述衬底10相连接，另一端与所述质量块23相连接。

作为示例，所述悬臂梁22上表面的氧化硅层的应力等于所述悬臂梁22下表面的氧化硅层的应力。

作为示例，所述悬臂梁22及所述质量块23的尺寸可以根据实际需要进行设定，在一示例中，所述悬臂梁22的长度可以为但不仅限于80μm，宽度可以为但不仅限于28μm，厚度可以为但不仅限于7μm；所述质量块23的长度可以为但不仅限于440μm，宽度可以为但不仅限于100μm，厚度可以为但不仅限于450μm；加工后得到的所述高灵敏度加速度传感器的尺寸可以为但不仅限0.8mm×0.8mm。

作为示例，步骤14)之后还包括如下步骤：

提供一盖板24；

将所述盖板24键合于所述衬底10的正面。

作为示例，所述盖板24可以与步骤14)所得结构经由苯并环丁烯(BCB)键合在一起。

综上所述，本发明提供一种高灵敏度加速度传感器结构的制备方法，所述高灵敏度加速度传感器结构的制备方法包括如下步骤：所述高灵敏度加速度传感器结构的制备方法包括如下步骤：提供衬底；于所述衬底正面的预设位置进行硼离子注入；于所述衬底的正面及背面均分别依次形成第一氧化硅层及低应力氮化硅层；于所述衬底的正面形成若干排平行间隔排布的释放窗口，所述释放窗口定义出悬臂梁的位置、形状及厚度；于所述释放窗口侧壁及底部沉积保护层；去除所述释放窗口底部的所述保护层，并依据所述释放窗口继续刻蚀所述衬底以于所述释放窗口下方形成自所述释放窗口底部延伸至所述衬底内的深槽；依据所述深槽横向刻蚀所述衬底，以于所述衬底内形成内部刻蚀缓冲腔体；于所述释放窗口的侧壁、所述内部刻蚀缓冲腔体的侧壁及所述内部刻蚀缓冲腔体的上下表面形成低应力多晶硅层；对上一步骤所得结构进行高温处理，注入的所述硼离子扩散以形成压敏电阻，且于所述低应力多晶硅层表面形成氧化硅钝化层；自所述衬底背面刻蚀所述衬底直至位于所述内部刻蚀缓冲腔体底部的所述氧化硅钝化层，以于所述衬底的背面形成沟槽，所述沟槽定义出所述悬臂梁及质量块的位置及形状；去除位于所述内部刻蚀缓冲腔体底部的所述氧化硅钝化层；于所述衬底的正面制备引线孔，于所述引线孔内形成金属引线，并于位于所述衬底正面的所述热氧化层的上表面形成焊盘；所述金属引线与所述压敏电阻相连接，所述焊盘与所述金属引线及所述压敏电阻相连接；提供键合衬底，所述键合衬底的一表面形成有凹槽，将所述键合衬底键合于所述衬底的背面，所述键合衬底形成有所述凹槽的表面为键合面；所述键合衬底键合于所述衬底的背面之后，所述凹槽覆盖所述悬臂梁及所述质量块对应的区域；自所述衬底正面刻蚀所述衬底以释放所述悬臂梁及所述质量块。本发明的高敏感加速度传感器结构的制备方法通过在衬底内部的内部刻蚀缓冲腔体的上下表面形成氧化硅钝化层，在从衬底背面进行刻蚀时氧化硅钝化层可以作为刻蚀自停止层，可以避免对悬臂梁过刻蚀，从而可以确保悬臂梁的厚度的可控性及均匀性；利用内部刻蚀缓冲腔体可以保证从硅片背面深刻蚀后的质量块与衬底之间还有足够厚度(悬臂梁厚度+内部刻蚀缓冲腔体厚度)的单晶硅相连接在一起，确保的后续传感器加工工艺的良率；通过控制悬臂梁上表面及下表面的氧化硅层的厚度，可以彻底消除悬臂梁上下表面之间氧化硅钝化层残余应力不匹配的问题，大大降低了传感器的热不稳定性，提高传感器的检测精度；本发明的高灵敏度加速度传感器结构的制备方法制备的加速度传感器具有小尺寸、高灵敏度的优点的同时，还具有制备工艺简单及成本低的优点；本发明可以广泛应用于低量程、高灵敏度的加速度传感器制作，在工业控制、汽车电子、物联网、可穿戴设备或消费类电子产品等领域具有巨大的应用前景。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。