MEMS结构、MEMS结构的制作方法及胎压传感器与流程

本发明涉及微机电系统(micro-electro-mechanicalsystem，mems)领域，具体涉及一种mems结构、mems结构的制作方法及胎压传感器。

背景技术：

mems技术是在半导体技术上发展起来的一项高新技术，可用于制造多种传感器，与传统的传感器相比，mems传感器可实现批量制造，具有体积小、功耗低、价格低等优点。

利用mems技术可以形成加速度传感器、压力传感器等mems器件。mems器件中通常包括不同厚度的功能层，为保证各功能层厚度的均一性，目前主流的方法是采用电化学腐蚀来形成各种厚度的功能层。上述方法需添加较为昂贵的恒电位仪，一方面提高了设备成本，另一方面增加了工艺的复杂度。

技术实现要素：

本发明提供一种mems结构、mems结构的制作方法及胎压传感器，保证不同厚度功能层中各层具有较好的均一性，同时降低制作难度。

第一方面，本发明实施例提供一种mems结构，其包括第一器件，第一器件包括：第一支承部件；悬梁部件，包括相对的第一端和第二端，第一端与第一支承部件固定，第二端悬空；质量块，连接于悬梁部件的第二端；以及第一压敏组件，至少部分位于悬梁部件内，第一压敏组件根据悬梁部件的形变产生第一电信号，其中，悬梁部件及质量块位于绝缘体上硅(silicon-on-insulator，soi)衬底内，soi衬底具有相对的第一表面和第二表面，soi衬底包括自第一表面至第二表面依次叠层设置的第一硅层、第一绝缘层、第二硅层、第二绝缘层以及第三硅层，悬梁部件在厚度维度上包含第三硅层，质量块在厚度维度上包含第二硅层、第二绝缘层以及第三硅层。

根据本发明实施例的一个方面，第一器件还包括：第一腔体，围绕质量块，使得质量块悬空于第一腔体，其中第一腔体自soi衬底的第一表面向第二表面凹陷。

根据本发明实施例的一个方面，soi衬底的第一表面接合有第一衬底，第一衬底封闭第一腔体在第一表面的开口。

根据本发明实施例的一个方面，soi衬底的第二表面接合有第二衬底，第二衬底具有朝向soi衬底的接合面，第二衬底包括位于接合面的第一凹槽，第一凹槽与第一器件位置对应。

根据本发明实施例的一个方面，第一器件为加速度传感器；第一压敏组件包括位于悬梁部件内的多个第一压敏电阻，多个第一压敏电阻电连接为惠斯特电桥。

根据本发明实施例的一个方面，mems结构还包括第二器件，第二器件包括：第二支承部件；可形变膜，可形变膜的周边与第二支承部件连接；第二腔体，位于可形变膜的厚度方向的一侧；以及第二压敏组件，至少部分位于可形变膜内，第二压敏组件根据可形变膜的形变产生第二电信号，其中，可形变膜、第二腔体位于soi衬底内，可形变膜在厚度维度上包含第二硅层、第二绝缘层以及第三硅层，第二腔体在厚度维度上贯穿第一硅层以及第一绝缘层。

根据本发明实施例的一个方面，soi衬底的第一表面接合有第一衬底，第一衬底具有连通外界与第二腔体的进气通道，在垂直于厚度方向的平面上，进气通道的尺寸小于第二腔体的尺寸。

根据本发明实施例的一个方面，soi衬底的第二表面接合有第二衬底，第二衬底具有朝向soi衬底的接合面，第二衬底包括位于接合面的第二凹槽，第二凹槽与第二器件位置对应。

根据本发明实施例的一个方面，第二器件为压力传感器；第二压敏组件包括位于悬梁部件内的多个第二压敏电阻，多个第二压敏电阻电连接为惠斯特电桥。

第二方面，本发明实施例提供一种胎压传感器，其包括根据上述任一实施方式的mems结构。

第三方面，本发明实施例提供一种mems结构的制作方法，其包括：提供soi衬底，soi衬底具有相对的第一表面和第二表面，soi衬底包括自第一表面至第二表面依次叠层设置的第一硅层、第一绝缘层、第二硅层、第二绝缘层以及第三硅层；在soi衬底的第三硅层内形成第一器件的至少部分第一压敏组件；自soi衬底的第一表面图案化soi衬底，形成第一器件的悬梁部件以及质量块，其中，悬梁部件在厚度维度上包含第三硅层，质量块在厚度维度上包含第二硅层、第二绝缘层以及第三硅层；以及自soi衬底的第二表面图案化soi衬底，使得质量块以及悬梁部件悬空。

根据本发明实施例的一个方面，自soi衬底的第一表面图案化soi衬底，形成第一器件的悬梁部件以及质量块包括：在soi衬底的第一表面形成图案化的第一掩膜层，第一掩膜层具有环状的第一开口，第一压敏组件的至少部分与第一开口位置对应；在第一掩膜层背离soi衬底一侧形成图案化的第二掩膜层，第二掩膜层具有第二开口，第二开口的外轮廓与第一开口的外轮廓对应；以第一掩膜层为掩膜、以第二绝缘层为图案化停止层，自第一表面图案化soi衬底，得到环状的第一子槽；以第二掩膜层为掩膜、以第一绝缘层为图案化停止层，自第一表面图案化soi衬底，使得第一子槽转变为槽底具有凸起的第二子槽；以第二掩膜层为掩膜，去除暴露于第二子槽的槽底表面的第一绝缘层及第二绝缘层，得到悬梁部件以及质量块。

根据本发明实施例的一个方面，自soi衬底的第二表面图案化soi衬底，使得质量块以及悬梁部件悬空包括：在soi衬底的第二表面形成图案化的第三掩膜层，第三掩膜层具有呈非封闭环状结构的第三开口，非封闭环状结构的非封闭部与悬梁部件位置对应；以第三掩膜层为掩膜，自第一表面图案化soi衬底，得到自第一表面贯穿至第二子槽的连接通道，其中，连接通道与第二子槽共同形成第一器件的第一腔体，质量块悬空于第一腔体。

根据本发明实施例的一个方面，在第一掩膜层背离soi衬底一侧形成图案化的第二掩膜层的步骤中，第二掩膜层还具有第三开口，第三开口的位置及形状与第二器件的第二腔体对应；以第二掩膜层为掩膜、以第一绝缘层为图案化停止层，自第一表面图案化soi衬底的步骤中，还得到与第三开口位置对应的第三子槽；以第二掩膜层为掩膜，去除暴露于第二子槽的槽底表面的第一绝缘层及第二绝缘层的步骤中，还去除暴露于第三子槽的槽底表面的第一绝缘层，使得第三子槽转变为第二器件的第二腔体，其中，在厚度方向上第二腔体一侧的第二硅层、第二绝缘层以及第三硅层形成第二器件的可形变膜。

根据本发明实施例的一个方面，mems结构的制作方法还包括：在soi衬底的第三硅层内形成第二器件的至少部分第二压敏组件；自soi衬底的第一表面图案化soi衬底，形成第二器件的可形变膜以及第二腔体，其中，第二腔体位于可形变膜的一侧，可形变膜在厚度维度上包含第二硅层、第二绝缘层以及第三硅层，第二腔体在厚度维度上贯穿第一硅层以及第一绝缘层。

根据本发明实施例的一个方面，自soi衬底的第一表面图案化soi衬底，形成第二器件的可形变膜以及第二腔体的步骤，与自soi衬底的第一表面图案化soi衬底，形成第一器件的悬梁部件以及质量块的步骤同时进行。

根据本发明实施例的一个方面，在soi衬底的第三硅层内形成第二器件的至少部分第二压敏组件的步骤，与在soi衬底的第三硅层内形成第一器件的至少部分第一压敏组件的步骤同时进行，mems结构的制作方法包括：在soi衬底的第三硅层内形成第一器件的多个第一压敏电阻以及第二器件的多个第二压敏电阻；在soi衬底的第三硅层内形成重掺杂引线，重掺杂引线将多个第一压敏电阻电连接为惠斯特电桥、将多个第二压敏电阻电连接为惠斯特电桥；在soi衬底的第二表面形成图案化的钝化层；在钝化层上形成连接至重掺杂引线的图案化的导体层。

根据本发明实施例的一个方面，mems结构的制作方法还包括：提供第一衬底；图案化第一衬底，形成贯穿第一衬底相对的两个表面的进气通道；将第一衬底与soi衬底的第一表面接合，其中进气通道与第二器件的第二腔体连通。

根据本发明实施例的一个方面，mems结构的制作方法还包括：提供第二衬底，第二衬底具有接合面；图案化第二衬底的接合面，形成第一凹槽以及第二凹槽；将第二衬底的接合面与soi衬底的第二表面接合，其中第一凹槽与第一器件位置对应，第二凹槽与第二器件位置对应。

根据本发明实施例的mems结构，其第一器件的悬梁部件、质量块等结构形成于同一soi衬底，其中该soi衬底为多层soi衬底，包括自第一表面至第二表面依次叠层设置的第一硅层、第一绝缘层、第二硅层、第二绝缘层以及第三硅层，各层具有较高的均匀性和一致性，使得制得的悬梁部件、质量块等结构各自具有较高均匀性和一致性的层结构，提高第一器件的制造品控。此外，具有不同厚度的悬梁部件、质量块等结构，可以通过分别以位于不同层的第一绝缘层、第二绝缘层作为图案化停止层，对soi衬底图案化得到，降低了第一器件制造工艺的复杂性，同时降低制造成本。

在一些可选的实施例中，mems结构还包括第二器件，第二器件的可形变膜在厚度维度上包含soi衬底的第二硅层、第二绝缘层以及第三硅层，从而得到膜层均匀性和一致性较高的可形变膜。此外，第二器件的部分结构可以与第一器件的部分结构在同一图案化过程中形成，例如厚度维度上包含相同层结构的可形变膜、质量块等结构可以在同一图案化过程中形成，节省器件制造工序，提高制造效率。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1示出根据本发明实施例的mems结构的平面结构示意图；

图2示出根据本发明实施例的mems结构的层结构示意图；

图3示出根据本发明实施例的mems结构的层结构分解示意图；

图4a至图4q分别示出根据本发明实施例的mems结构的制作方法的各个阶段的截面示意图。

具体实施方式

下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

本发明实施例提供一种微机电系统(micro-electro-mechanicalsystem，mems)结构。在本申请中，术语“mems结构”指在制造mems器件的各个步骤中形成的整个mems结构的统称，包括已经形成的所有层或区域。

图1示出根据本发明实施例的mems结构的平面结构示意图，图2示出根据本发明实施例的mems结构的层结构示意图。图3示出根据本发明实施例的mems结构的层结构分解示意图。其中本申请中的层结构示意图均为在结构原理上的示意，mems结构包含的各部件的实际尺寸、细节位置等可依据实际情况调整。

mems结构100包括第一器件110，在下文中将以第一器件110是加速度传感器为例说明mems结构。可以理解，第一器件110还可以是其它与加速度传感器类似结构的各种类型的mems传感器和执行器。

该第一器件110包括第一支承部件111、悬梁部件112、质量块113以及第一压敏组件ps1。悬梁部件112包括相对的第一端和第二端，第一端与第一支承部件111固定，第二端悬空。质量块113连接于悬梁部件112的第二端。第一压敏组件ps1的至少部分位于悬梁部件112内，第一压敏组件ps1根据悬梁部件112的形变产生第一电信号。

其中，第一器件110的悬梁部件112及质量块113位于绝缘体上硅(silicon-on-insulator，soi)衬底130内。在一些实施例中，悬梁部件112及质量块113可以在同一soi衬底130上图案化形成。

soi衬底130具有相对的第一表面130a和第二表面130b，该soi衬底130包括自第一表面130a至第二表面130b依次叠层设置的第一硅层131、第一绝缘层134、第二硅层132、第二绝缘层135以及第三硅层133。

soi衬底130包括的各层的厚度可以根据该mems结构的器件要求进行配置。第一绝缘层134、第二绝缘层135分别可以是氧化硅层、氮化硅层、氮氧化硅中任一，或是将这些绝缘层叠设为复数层得到的叠层绝缘层。在本实施例中，第一绝缘层134、第二绝缘层135例如可以是氧化硅层。

悬梁部件112的厚度与质量块113的厚度不同。在一些实施例中，悬梁部件112在厚度维度上包含第三硅层133。质量块113在厚度维度上包含第二硅层132、第二绝缘层135以及第三硅层133。

根据本发明实施例的mems结构100，其第一器件110的悬梁部件112、质量块113等结构形成于同一soi衬底130，其中该soi衬底130为多层soi衬底130。soi衬底130的各层具有较高的均匀性和一致性，使得制得的悬梁部件112、质量块113等结构各自具有较高均匀性和一致性的层结构，同时实现对第一器件110的多个特征厚度的精确控制，提高第一器件110的制造品控。

此外，具有不同厚度的悬梁部件112、质量块113等结构，可以通过分别以位于不同层的第一绝缘层134、第二绝缘层135作为图案化停止层，对soi衬底130图案化得到，降低了第一器件110制造工艺的复杂性，同时降低制造成本。

在一些实施例中，第一器件110还包括第一腔体114。第一腔体114围绕质量块113，使得质量块113悬空于第一腔体114。其中第一腔体114自soi衬底130的第一表面130a向第二表面130b凹陷。在一些实施例中，第一腔体114的至少部分通过图案化soi衬底130的第一表面130a形成。

在一些实施例中，mems结构100还包括第二器件120，在下文中将以第二器件120是压力传感器为例说明mems结构。可以理解，第二器件120还可以是其它与压力传感器类似结构的各种类型的mems传感器和执行器。

该第二器件120包括第二支承部件121、可形变膜122、第二腔体123以及第二压敏组件ps2。可形变膜122的周边与第二支承部件121连接。第二腔体123位于可形变膜122的厚度方向的一侧。第二压敏组件ps2的至少部分位于可形变膜122内，第二压敏组件ps2根据可形变膜122的形变产生第二电信号。

其中，第二器件120的可形变膜122、第二腔体123位于soi衬底130内。可形变膜122在厚度维度上包含第二硅层132、第二绝缘层135以及第三硅层133。第二腔体123在厚度维度上贯穿第一硅层131以及第一绝缘层134。在一些实施例中，第二器件120的可形变膜122、第二腔体123可以与第一器件110的悬梁部件112、质量块113等部件在同一soi衬底130上图案化形成。

在上述本发明实施例中，mems结构100还包括第二器件120，第二器件120的可形变膜122通过图案化soi衬底形成，soi衬底的各层均一性高，从而得到膜层均匀性和一致性较高的可形变膜122。此外，第二器件120的部分结构可以与第一器件110的部分结构在同一图案化过程中形成，例如厚度维度上包含相同层结构的可形变膜122、质量块113等结构可以在同一图案化过程中形成，节省器件制造工序，提高制造效率。

在一些实施例中，soi衬底130的第一表面130a接合有第一衬底140。第一衬底140可以是玻璃衬底，也可以是硅衬底。在本实施例中，第一衬底140可以是通过键合工艺与soi衬底130的第一表面130a接合。

在一些实施例中，soi衬底130的第二表面130b接合有第二衬底150。第二衬底150可以是玻璃衬底，也可以是硅衬底。第二衬底150具有朝向soi衬底130的接合面150a。在本实施例中，第二衬底150可以是通过键合工艺与soi衬底130的第二表面130b接合。

第一器件110的第一腔体114在soi衬底130的第一表面130a、第二表面130b分别具有开口。在一些实施例中，第一衬底140封闭第一腔体114在第一表面130a的开口。在一些实施例中，第二衬底150包括位于接合面150a的第一凹槽151，第一凹槽151与第一器件110位置对应，第二衬底150封闭第一腔体114在第二表面130b的开口。在一些实施例中，第一凹槽151内的容纳空间与第一腔体114连通，共同形成第一器件110的密闭腔。

在一些实施例中，第一衬底140具有连通外界与第二器件120的第二腔体123的进气通道141，在垂直于厚度方向的平面上，进气通道141的尺寸小于第二腔体123的尺寸。

在一些实施例中，第二衬底150包括位于接合面150a的第二凹槽152，第二凹槽152与第二器件120位置对应。

第一压敏组件ps1可以是电阻式压敏组件，在本实施例中，其包括位于悬梁部件112内的多个第一压敏电阻115，第一压敏电阻115的数量例如是四个，多个第一压敏电阻115电连接为惠斯特电桥。

第二压敏组件ps2也可以是电阻式压敏组件，在本实施例中，其包括包括位于悬梁部件112内的多个第二压敏电阻124，第一压敏电阻115的数量例如是四个，多个第二压敏电阻124电连接为惠斯特电桥。

可以理解的是，在其它一些实施例中，第一压敏组件ps1、第二压敏组件ps2分别不限于是电阻式压敏组件，例如也可以是电容式压敏组件。

本实施例中，第一压敏组件ps1、第二压敏组件ps2分别还包括形成在soi衬底130的第三硅层131内的重掺杂引线160，该重掺杂引线160将多个第一压敏电阻115相互电连接、将多个第二压敏电阻124相互电连接。

重掺杂引线160的形成过程可以是在soi衬底130的第二表面130b选择预定的区域进行离子注入，其中重掺杂引线160的掺杂类型可以是p型重掺杂。

在一些实施例中，mems结构100还包括图案化的钝化层170，图案化的钝化层170位于soi衬底130的第二表面130b。钝化层170例如由氧化硅或氮化硅组成，至少覆盖多个第一压敏电阻115、多个第二压敏电阻124。

图案化的钝化层170上可以设置有接触孔，使得至少部分重掺杂引线160暴露。mems结构100还可以包括形成在钝化层170上的图案化的导体层180。导体层180与重掺杂引线160电连接，其中导体层180可以通过上述的接触孔与重掺杂引线160接触，形成欧姆接触。在一些实施例中，导体层180可以包括焊盘181，以便于第一压敏组件ps1、第二压敏组件ps2与外界电路连通。

根据上述本发明实施例的mems结构100，当其处于运动中而产生加速度时，第一器件110的质量块113由于惯性，产生相对于第一支承部件111的位移，从而使得质量块113所连接的悬梁部件112产生形变。形变的悬梁部件112使得至少部分处于悬梁部件112内的第一压敏组件ps1产生第一电信号，以实现对加速度的感测。该第一电信号例如是第一压敏组件ps1内电阻值的变化信号。

根据上述本发明实施例的mems结构100，其所处环境内的气体能够通过进气通道141进入第二器件120的第二腔体123，第二腔体123内气体的不同气压使得第二器件120的可形变膜122产生不同的形变。不同形变量的可形变膜122使得至少部分处于可形变膜122内的第二压敏组件ps2产生不同的第二电信号，以实现对压力的感测。该第二电信号例如是第二压敏组件ps2内电阻值的变化信号。

根据上述本发明实施例的mems结构100，当其同时包括第一器件110、第二器件120时，能够同时实现对加速度以及压力的感测。在一些实施例中，该mems结构100可以应用于胎压监测中。

本发明实施例还提供一种胎压传感器，其可以包括根据上述任一实施方式的mems结构100。在一些实施例中，胎压传感器中的mems结构100可以同时包括第一器件110和第二器件120，其中第一器件110可以是加速度传感器，第二器件120可以是压力传感器。

胎压传感器可以应用于胎压监测系统(tirepressuremonitoringsystem，tpms)中，该tpms主要用于汽车行驶时实时对轮胎气压进行自动监测，以保障行车安全。tpms可以分为直接式和间接式，直接式tpms因系统准确率高成为轮胎气压监测的主流。其中，直接式tpms中的胎压传感器采用mems技术实现压力传感器和加速度传感器的单片集成，压力传感器和加速度传感器检测方式均可以采用压阻式。

根据本发明实施例的胎压传感器，其包括的mems结构100中，第一器件110的悬梁部件112、质量块113等结构形成于同一soi衬底130。其中该soi衬底130为多层soi衬底130，包括自第一表面130a至第二表面130b依次叠层设置的第一硅层131、第一绝缘层134、第二硅层132、第二绝缘层135以及第三硅层133。soi衬底130的各层具有较高的均匀性和一致性，使得制得的悬梁部件112、质量块113等结构各自具有较高均匀性和一致性的层结构，同时实现对胎压传感器的多个特征厚度的精确控制，提高第一器件110的制造品控，进而提高胎压传感器的品质。

此外，具有不同厚度的悬梁部件112、质量块113等结构，可以通过分别以位于不同层的第一绝缘层134、第二绝缘层135作为图案化停止层，对soi衬底130图案化得到，降低了第一器件110及胎压传感器的制造工艺的复杂性，同时降低制造成本。

在一些可选的实施例中，胎压传感器的mems结构100还包括第二器件120。第二器件120的可形变膜122在厚度维度上包含soi衬底130的第二硅层132、第二绝缘层135以及第三硅层133，从而得到膜层均匀性和一致性较高的可形变膜122。

此外，第二器件120的部分结构可以与第一器件110的部分结构在同一图案化过程中形成，例如厚度维度上包含相同层结构的可形变膜122、质量块113等结构可以在同一图案化过程中形成，节省器件制造工序，提高制造效率。

本发明实施例还提供一种mems结构的制作方法，以下将以上述本发明实施例的mems结构100的制作过程为例对mems结构的制作方法进行说明。

图4a至图4q分别示出根据本发明实施例的mems结构的制作方法的各个阶段的截面示意图。

如图4a，提供soi衬底130。该soi衬底130具有相对的第一表面130a和第二表面130b。soi衬底130包括自第一表面130a至第二表面130b依次叠层设置的第一硅层131、第一绝缘层134、第二硅层132、第二绝缘层135以及第三硅层133。

本实施例中，在接下来的步骤中会在同一soi衬底130上同时形成第一器件110和第二器件120。在其它一些实施例中，接下来的步骤可以在soi衬底130上形成其它数量的器件，例如是只形成第一器件110。

本实施例中，在接下来的步骤中，在soi衬底130的第三硅层133内形成第一器件110的至少部分第一压敏组件ps1以及在soi衬底130的第三硅层133内形成第二器件120的至少部分第二压敏组件ps2。其中在一些实施例中，在soi衬底130的第三硅层133内形成第二器件120的至少部分第二压敏组件ps2的步骤，与在soi衬底130的第三硅层133内形成第一器件110的至少部分第一压敏组件ps1的步骤同时进行。

如图4b，在soi衬底130的第三硅层133内形成第一器件110的多个第一压敏电阻115以及第二器件120的多个第二压敏电阻124。在一些实施例中，可以在soi衬底130的第二表面130b形成遮蔽层，遮蔽层可以是氧化硅层，形成遮蔽层的工艺可以是低压化学气相沉积、等离子体化学气相沉积或热氧化等工艺。形成第一压敏电阻115及第二压敏电阻124的方式可以是通过光刻工艺以及离子注入工艺。具体地，在soi衬底130的第二表面130b形成光刻胶的作为掩膜层，通过光刻工艺将光刻胶图案化，其中光刻胶上的开口图案与第一压敏电阻115及第二压敏电阻124的图案对应。之后，在光刻胶的开口处进行离子注入，形成第一压敏电阻115及第二压敏电阻124。形成第一压敏电阻115及第二压敏电阻124后，可以将光刻胶剥离。

如图4c，在soi衬底130的第三硅层133内形成重掺杂引线160，重掺杂引线160将多个第一压敏电阻115电连接为惠斯特电桥、将多个第二压敏电阻124电连接为惠斯特电桥。形成重掺杂引线160的方式可以是通过光刻工艺以及离子注入工艺，与前述过程类似，不再详述。重掺杂引线160的掺杂类型可以是p型重掺杂。

如图4d，在soi衬底130的第二表面130b形成图案化的钝化层170。钝化层170可以是氧化硅或氮化硅。图案化钝化层170的过程可以是在钝化层170上通过光刻工艺形成图案化的光刻胶，之后以该图案化的光刻胶为掩膜进行干法刻蚀或湿法刻蚀工艺，在钝化层170上形成接触孔。

如图4e，在钝化层170上形成连接至重掺杂引线160的图案化的导体层180。在一些实施例中，图案化的导体层180包括焊盘。

至此，已经在soi衬底130的第三硅层133内形成第一器件110的至少部分第一压敏组件ps1以及第二器件120的至少部分第二压敏组件ps2。之后，对于第一器件110，自soi衬底130的第一表面130a图案化soi衬底130，形成第一器件110的悬梁部件112以及质量块113。其中，悬梁部件112在厚度维度上包含第三硅层133，质量块113在厚度维度上包含第二硅层132、第二绝缘层135以及第三硅层133。对于第二器件120，自soi衬底130的第一表面130a图案化soi衬底130，形成第二器件120的可形变膜122以及第二腔体123。其中，第二腔体123位于可形变膜122的一侧，可形变膜122在厚度维度上包含第二硅层132、第二绝缘层135以及第三硅层133，第二腔体123在厚度维度上贯穿第一硅层131以及第一绝缘层134。

在一些实施例中，自soi衬底130的第一表面130a图案化soi衬底130，形成第二器件120的可形变膜122以及第二腔体123的步骤，与自soi衬底130的第一表面130a图案化soi衬底130，形成第一器件110的悬梁部件112以及质量块113的步骤同时进行。

如图4f，在soi衬底130的第一表面130a形成图案化的第一掩膜层y1。第一掩膜层y1具有环状的第一开口k1，第一压敏组件ps1的至少部分与第一开口k1位置对应。

请继续参考如图4f，在第一掩膜层y1背离soi衬底130一侧形成图案化的第二掩膜层y2。第二掩膜层y2具有第二开口k2，第二开口k2的外轮廓与第一开口k1的外轮廓对应。在一些实施例中，在第一掩膜层y1背离soi衬底130一侧形成图案化的第二掩膜层y2的步骤中，第二掩膜层y2还具有第三开口k3，第三开口k3的位置及形状与第二器件120的第二腔体123对应。

图案化第一掩膜层y1的过程以及图案化第二掩膜层y2的过程都可以通过光刻工艺以及干法刻蚀工艺或湿法刻蚀工艺进行，其中图案化的第一掩膜层y1为第一深腔掩膜，图案化的第二掩膜层y2为第二深腔掩膜。

如图4g，以第一掩膜层y1为掩膜、以第二绝缘层135为图案化停止层，自第一表面130a图案化soi衬底130，得到环状的第一子槽g1。图案化工艺可以是深反应离子硅刻蚀工艺，期间，第一绝缘层134可以采用干法刻蚀工艺或湿法刻蚀工艺单独刻蚀。

如图4h，以第二掩膜层y2为掩膜、以第一绝缘层134为图案化停止层，自第一表面130a图案化soi衬底130，使得第一子槽g1转变为槽底具有凸起的第二子槽g2。同时，还得到与第三开口k3位置对应的第三子槽g3。图案化工艺可以是深反应离子硅刻蚀工艺。

如图4i，以第二掩膜层y2为掩膜，去除暴露于第二子槽g2的槽底表面的第一绝缘层134及第二绝缘层135，得到悬梁部件112以及质量块113。同时，还去除暴露于第三子槽g3的槽底表面的第一绝缘层134，使得第三子槽g3转变为第二器件120的第二腔体123，其中，在厚度方向上第二腔体123一侧的第二硅层132、第二绝缘层135以及第三硅层133形成第二器件120的可形变膜122。

之后，如图4j，可以将第一掩膜层y1以及第二掩膜层y2剥离。

如图4k，自soi衬底130的第二表面130b图案化soi衬底130，使得质量块113以及悬梁部件112悬空。具体地，在一些实施例中，可以在soi衬底130的第二表面130b形成图案化的第三掩膜层。该第三掩膜层具有呈非封闭环状结构的第三开口，非封闭环状结构的非封闭部与悬梁部件112位置对应。然后，以第三掩膜层为掩膜，自第一表面130a图案化soi衬底130，得到自第一表面130a贯穿至第二子槽g2的连接通道t1。连接通道t1与第二子槽g2共同形成第一器件110的第一腔体114，质量块113悬空于第一腔体114。

在一些实施例中，完成上述步骤后，可以在soi衬底130的第一表面130a接合图案化的第一衬底140。在一些实施例中，还可以在soi衬底130的第二表面130b接合第二衬底150。

如图4l，提供第一衬底140。第一衬底140可以是玻璃衬底，也可以是硅衬底。

如图4m，图案化第一衬底140，形成贯穿第一衬底140相对的两个表面的进气通道141。该进气通道141可以通过湿法刻蚀等工艺形成。

如图4n，将第一衬底140与soi衬底130的第一表面130a接合，其中进气通道141与第二器件120的第二腔体123连通。在本实施例中，第一衬底140可以是通过阳极键合等键合工艺与soi衬底130的第一表面130a接合。

如图4o，提供第二衬底150，第二衬底150具有接合面150a。第二衬底150可以是玻璃衬底，也可以是硅衬底。

如图4p，图案化第二衬底150的接合面150a，形成第一凹槽151以及第二凹槽152。形成第一凹槽151以及第二凹槽152的过程可以是通过湿法刻蚀等工艺形成浅槽。

如图4q，将第二衬底150的接合面150a与soi衬底130的第二表面130b接合，其中第一凹槽151与第一器件110位置对应，第二凹槽152与第二器件120位置对应。第二衬底150可以是通过阳极键合等键合工艺与soi衬底130的第二表面130b接合。

至此，完成本发明实施例的mems结构100的制作。需要说明的是，上述对第一衬底140的加工过程、对第二衬底150的加工过程以及对soi衬底130的加工过程之间没有必须的先后顺序，从而能够以任意的顺序进行。此外，在上文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

根据本发明实施例的mems结构的制作方法，其制得的mems结构100中，第一器件110的悬梁部件112、质量块113等结构形成于同一soi衬底130。其中该soi衬底130为多层soi衬底130，包括自第一表面130a至第二表面130b依次叠层设置的第一硅层131、第一绝缘层134、第二硅层132、第二绝缘层135以及第三硅层133。soi衬底130的各层具有较高的均匀性和一致性，使得制得的悬梁部件112、质量块113等结构各自具有较高均匀性和一致性的层结构，同时实现对第一器件110的多个特征厚度的精确控制，提高第一器件110的制造品控。

此外，具有不同厚度的悬梁部件112、质量块113等结构，通过分别以位于不同层的第一绝缘层134、第二绝缘层135作为图案化停止层，对soi衬底130图案化得到，降低了第一器件110及胎压传感器的制造工艺的复杂性，同时降低制造成本。

在一些可选的实施例中，制得的mems结构100还包括第二器件120。第二器件120的可形变膜122在厚度维度上包含soi衬底130的第二硅层132、第二绝缘层135以及第三硅层133，从而得到膜层均匀性和一致性较高的可形变膜122。

此外，第二器件120的部分结构可以与第一器件110的部分结构在同一图案化过程中形成，例如厚度维度上包含相同层结构的可形变膜122、质量块113等结构可以在同一图案化过程中形成，节省器件制造工序，提高制造效率。

依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。