一种MEMS器件结构及制造方法与流程

本发明属于微电子机械技术领域，具体涉及一种mems器件结构及其制造方法。

背景技术：

随着物联网的发展，微机电系统(microelectro-mechanicalsystems，mems)器件，比如陀螺仪、加速度计、压力传感器、气体传感器等获得越来越广泛地关注。为了保护传感器的核心部件不受外界环境的干扰，mems器件如谐振器、热传感器等需要对器件进行密封封装，圆片级封装可对晶圆上的芯片实现批量的密封，有效的降低器件的成本。与此同时，密封对密封腔内器件的电极布线和信号的引出带来挑战。

硅通孔(throughsiliconvia，tsv)技术可实现密封腔内信号的原位引出，降低器件引出的难度。但是当器件硅通孔距离很近，从而不适合原位引出或者电极间需要互连时，仍需要互连层进行电极间的再布线。

圆片级封装常用的键合方式有阳极键合、金属介质层键合、硅硅熔融键合等。采用玻璃作为密封层的方案由于玻璃是绝缘材料，可以直接采用在玻璃腔内部镀铝布线来实现信号互连。硅-玻璃采用阳极键合，键合所需温度较低，约300℃～500℃，同时阳极键合强度高，可直接采用薄膜金属压线键合来实现电极间的互连，然而，玻璃材料与硅材料的热膨胀系数不匹配，从而会引起应力问题，降低传感器环境适应性。金属介质层键合包括如au-si，al-ge之类的共晶键合，如au-au，cu-cu之类的热压键合，以及如cu-sn、au-sn之类的瞬态液相键合三种。金属介质层键合键合温度较低，一般不超过450℃，但为了适应器件表面形貌，以实现良好的密封，金属层厚度一般在几微米，从而会带来了额外的应力问题和较高的成本。

采用硅硅熔融键合不需要外加电场和任何粘合剂，全硅的mems器件可避免由硅结构层和密封层材料的热膨胀系数不匹配所引起的应力问题，具有很高偏置稳定性和良好温度特性的潜力。但是，硅硅键合对于键合表面平整度和表面粗糙度的要求较高，同时一般需要进行高温退火(～1000℃)，诸如铝之类的金属材料由于温度限制，在密封腔内布线互连的方案无法使用。键合后在密封腔外的绝缘层上布线的方案易受外界环境、外力的破坏，同时会引入额外的应力，不利于器件的性能提高。

技术实现要素：

鉴于现有技术的上述情况，本发明的目的是提供一种使用硅通孔引线和在soi(绝缘体上硅，silicon-on-insulator)顶层硅制作硅导线实现器件密封和电气连接的mems器件结构及其制造方法。该方案键合方案简单易行，信号引出方便，布线灵活，同时采用硅材料作为电极导线，可承受更高的温度，器件应力小，温度特性好。

按照本发明的一个方面，提供一种mems器件结构，由soi盖板、硅结构层和硅通孔片三者通过硅硅键合组成。所述硅结构层包括mems器件的可动结构和电极。所述soi盖板包括与硅结构层键合的顶层硅、中间缓冲层和支撑层。在soi盖板的顶层硅上制作有硅导线、电极键合锚点和密封环，硅导线两端和电极键合锚点相连，soi盖板顶层硅中的硅导线高度较电极键合锚点和密封环高度低，保证键合后硅导线和mems器件的硅结构层有一定间隙，硅导线两侧刻蚀到中间缓冲层，保证硅导线与周围结构电隔离。考虑到顶层硅上制作硅导线和电极键合锚点，所述顶层硅为低阻硅，一般电阻率为0.001ω·cm～0.1ω·cm。所述顶层硅的电极键合锚点和硅结构层的电极分别通过硅硅键合连通，实现器件结构层电极间的互连。硅结构层的电极直接或者经顶层硅上的硅导线和电极键合锚点，通过硅通孔片上的硅通孔引出。

此外，soi盖板可设置有贯穿soi盖板的支撑层和中间缓冲层，与硅结构层的地线电极连通的接地孔，以互连soi盖板的支撑层和硅结构层的地线电极，使支撑层接地，起到减小寄生效应和静电屏蔽的作用。

在这种结构中，soi盖板可实现硅通孔电极的重新排布，增加设计的灵活性，同时硅材料作为电极导线，可承受更高的温度，器件应力小，温度特性好。

按照本发明的另一个方面，提供一种上述mems器件结构的制造方法，所述方法包含如下步骤：制作带硅通孔的硅通孔片；将氧化后的硅通孔片和适当厚度的硅片进行硅硅键合，在硅片上制作mems器件的可动结构，以及键合锚点和电极，形成与硅通孔片硅硅键合的硅结构层；在soi的顶层硅上制作电极键合锚点、硅导线和密封环，形成soi盖板；硅硅键合soi盖板与硅结构层，在硅通孔镀制导电金属，实现硅结构层电极的引出。

此外，所述方法还包括在soi盖板制作贯穿soi盖板的支撑层和中间缓冲层，从而互连soi盖板的支撑层和硅结构层的地线电极的接地孔的步骤。

本发明的mems器件结构采用硅通孔直接引出电极，soi盖板可同时实现腔内电极间的互连、硅通孔电极的重新排布和密封，电信号引出方便，设计灵活度高。mems器件通过两次硅硅键合实现，工艺简单，应力小。在soi盖板的顶层硅上制作硅导带，相比金属导带，可能承受更高温度。同时腔内硅导带布线相比腔外金属布线，可避免外界环境腐蚀和外力破坏等影响。此外，soi盖板的支撑层可制作接地孔，与键合的硅结构层中的地线电极互连，从而可以减小寄生效应，同时起到静电屏蔽的作用。

附图说明

图1是示意图解说明按照本发明的实施例的mems器件结构的剖视图；

图2是图1中所示的mems器件结构中的soi盖板顶层硅的俯视图；

图3(a)-图3(n)图解说明按照本发明的实施例的mems器件结构的制造方法。

具体实施方式

为了更清楚地理解本发明的目的、技术方案及优点，以下结合附图及实施例，对本发明进行进一步详细说明。

图1示意图解说明按照本发明的实施例的mems器件结构，图2是图1中所示的mems器件结构中的soi盖板顶层硅的俯视图。

如图1所示，本实施例的全硅mems器件结构由soi盖板18，硅结构层4’和硅通孔片6三者采用硅硅键合组成。

其中硅结构层4’为mems器件的结构层，按mems器件的设计，制作有mems器件的可动结构12、电极8、13、22以及键合锚点16，其中电极8为地线电极。

soi盖板18包括与硅结构层4’硅硅键合的顶层硅3、中间缓冲层2和支撑层1，顶层硅3为低阻硅，电阻率一般为0.001ω·cm～0.1ω·cm。在soi盖板18的顶层硅3上，制作有硅导线21、24，电极键合锚点20、23、27和密封环17。顶层硅3中的电极键合锚点与硅结构层中的电极位置相对应，同时起到固定和电极互连的作用，图中电极键合锚点20、23、27分别与硅结构层4’中的电极13、22、8相连，具体地，电极键合锚点20与电极13相连，电极键合锚点23与电极22相连，而电极键合锚点27与电极8相连。顶层硅3中的硅导线21、24的高度比电极键合锚点20、23、27低，以保证键合后硅导线和mems器件的硅结构层4’之间有一定间隙。硅导线21、24两侧刻蚀到soi盖板18的中间缓冲层2，保证硅导线与周围结构电隔离。如图所示，硅导线21与电极键合锚点20、23相连，从而通过电极键合锚点20与硅结构层4’的电极13连通，这样可实现mems器件硅结构层4’的电极，比如电极22和电极13间的互连。实质上，硅导线24的情况与硅导线21类似，不过图中未示出与硅导线24相连的电极键合锚点。密封环17与硅结构层4’的键合锚点16键合，键合锚点16实质上也是密封环。

硅通孔片6与硅结构层4’硅硅键合，硅通孔片6设置有带电极孔9的硅通孔14，如图所示，硅通孔片6上的硅通孔14分别与硅结构层4’的电极8、13相连，从而硅结构层4’的电极8，以及电极22和13分别通过硅通孔片6上的硅通孔14实现引出，同时由于如图所示，电极8、13分别设置在硅通孔14上，还可实现mems器件的密封。此外，如图所示，在硅通孔片6上，在与硅结构层4’的可动结构12对应的位置，设置有浅槽10，在与电极22对应的位置，设置有支撑用键合锚点11。

这样，通过采用硅通孔直接引出电极，soi盖板可同时实现腔内电极间的互连、硅结构层电极的重新排布，增加设计的灵活性，同时硅材料作为电极导线，可承受更高的温度，器件应力小，温度特性好。

另外，soi盖板18还可设置通过soi盖板18的电极键合锚点27，与硅结构层4’的地线电极8连通的接地孔25，从而实现支撑层1和硅结构层4’的地线电极8的互连，使支撑层1接地，具有减小寄生效应和静电屏蔽的作用。这种情况下，由于支撑层1的接地与硅结构层4’的电极引出都是从mems器件结构的同侧，即，硅通孔片6一侧引出的，便于引出线的布置。当然，支撑层1的接地也可不经地线电极8而直接从soi盖板侧单独引出，但这样会对引出线的布置造成麻烦。

下面参考图3，并且结合图1，举例详细说明上述mems器件结构的制造方法。

例1：

硅通孔片6的制作

首先，在双面抛光的硅片上氧化一层氧化层7，按mems器件的设计，在硅片的一侧通过干法刻蚀，制作浅槽10、键合锚点11和电极孔9(参见图3(a))。之后，在硅片的另一侧与电极孔9对应的位置进行湿法腐蚀，从而形成硅通孔14(参见图3(b))。从另一侧腐蚀形成硅通孔具有工艺简单、方便的优点。最后，在去除氧化层后，对整个硅片重新氧化，形成新的绝缘层7，获得硅通孔片6(参见图3(c))。

硅结构层4’的制作

首先，将氧化后的硅通孔片6和厚度满足mems器件设计要求的硅片4进行硅硅键合(参见图3(e))。硅片4可以通过对普通硅片减薄后得到的适当厚度的硅片。这种情况下，硅片表面需要进行抛光，以达到能够实现后续硅硅键合的表面粗糙度，工作量大，并且在所述适当厚度较小的情况下，操作困难。之后，按mems器件的设计，在硅片4上光刻并进行干法刻蚀，制作mems器件的可动结构12、键合锚点16、以及电极8(参见图1)、13和22(参见图3(f))。

soi盖板18的制作

首先，在soi片表面生长一层氧化硅19，在soi片的支撑层1湿法腐蚀或者干法刻蚀硅至soi片的缓冲层2，制作接地孔25(参见图3(g))。之后，利用lpcvd(低压化学气相沉积)生长si3n4层32，主要起保护孔底的作用。随后，在soi片的顶层硅3上进行用于制作电极键合锚点、密封环的光刻，并rie(反应离子刻蚀)刻蚀表面si3n4层32和sio2层19(参见图3(h))。接下来，在soi片的顶层硅3匀光刻胶33继续进行硅导线的光刻，以光刻胶33为掩膜刻蚀浅槽34(参见图3(i)和(j))。然后，去除表面光刻胶33，以si3n4和sio2为掩膜，继续drie(深反应离子刻蚀)刻蚀至soi的缓冲层2，制作硅导线21、硅导线24(参见图1)、以及密封环17(参见图3(k))，最后干法刻蚀掉soi片的顶层硅3表面的si3n4层32，湿法腐蚀掉表面的氧化硅19，形成soi盖板18。当然，在soi片的顶层硅3上制作电极键合锚点、硅导线和密封环可以选择干法刻蚀，或者干法刻蚀和湿法腐蚀结合的方式。

键合和孔内金属化

参见图3(l)，将soi盖板18与硅结构层4’进行硅硅键合，电极键合锚点20、23、27分别与硅结构层4’中的电极8、13、22硅硅键合。密封环17与硅结构层4’的键合锚点16键合，键合锚点16实质上也是密封环。之后，参见图3(m)，干法刻蚀掉soi盖板18的支撑层1表面的si3n4层32，通过硬掩膜干法刻蚀或者湿法腐蚀接地孔25内的缓冲层2至顶层硅3，通过硬掩膜在soi盖板18的接地孔25内镀制导电金属26，优选铝，实现支撑层1和硅结构层4’的地线电极8的连通，从而使支撑层1接地，具有减小寄生效应和静电屏蔽的作用。最后，通过硬掩膜在硅通孔14内镀制导电金属15，优选铝，并进行退火，从而将硅结构层4’的电极通过硅通孔引出(参见图3(n))。

如上，完成上述mems器件结构的制造。

例2：

例2与上述例1的不同之处在于：首先，制作硅结构层4’的硅片4是通过将氧化后的硅通孔片和另一soi片30的顶层硅31进行硅硅键合，随后干法刻蚀或者化学机械抛光减薄该soi片30的支撑层29至缓冲层28，再湿法腐蚀缓冲层28至顶层硅31获得的(参见图3(d)和(e))。这种情况下，工艺简单，便于操作，硅片厚度均匀性好，不过soi片成本较高；其次，不将soi盖板18的支撑层1接地，从而不存在制作接地孔25，以及实现接地孔25内金属化的步骤等。除此之外的其他制造步骤与上述例1相同。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。发明未详细说明部分属于本领域技术人员公知常识。