集成互补金属氧化物半导体-微机电系统器件及其制法的制作方法

本发明的实施例是有关于集成互补金属氧化物半导体-微机电系统器件及其制法。

背景技术：

微机电系统(microelectromechanicalsystem，mems)器件(例如加速度计、压力传感器及陀螺仪)已在许多现代电子器件中得到广泛使用。举例来说，mems加速度计通常存在于汽车(例如，存在于气囊展开系统(airbagdeploymentsystem)中)、平板计算机或智能手机中。对于许多应用来说，mems器件电连接到互补金属氧化物半导体(cmos)器件以形成完整的mems系统。通常，所述连接是通过打线结合形成，但是也可存在其他方式。

技术实现要素：

本公开的一些方面涉及一种集成cmos-mems器件。所述集成cmos-mems器件包括cmos结构、顶盖结构及mems结构。所述cmos结构制作于第一衬底上且包括至少一个cmos器件及至少一个传导层。所述顶盖结构包括穿过所述顶盖结构的通孔且具有沉积在顶盖结构的第一侧上的隔离层且具有沉积在顶盖结构的第二侧上的导电布线层。所述mems结构沉积在所述第一衬底与所述顶盖结构之间且包括至少一个mems器件。所述集成cmos-mems器件还包括导电连接件，所述导电连接件穿过所述通孔中的一者且穿过所述顶盖结构上的所述隔离层中的开口。所述导电连接件将所述顶盖结构上的所述导电布线层中的导电路径与所述cmos结构的所述至少一个传导层进行导电连接。

本公开的其他方面涉及一种制作集成cmos-mems器件的方法。所述方法包括：制作包括cmos结构及mems结构的cmos-mems结构。所述cmos结构包括至少一个cmos器件及至少一个传导层。所述方法包括通过对顶盖晶片的第一侧进行刻蚀以形成一个或多个空腔来制作顶盖结构，在所述顶盖晶片的所述第一侧上形成有隔离层。所述方法包括将所述顶盖结构结合到所述cmos-mems结构以及在所述顶盖晶片的第二侧处刻蚀一个或多个沟槽。所述方法还包括朝所述顶盖晶片的所述第二侧及所述一个或多个沟槽的表面沉积导电材料，以形成导电接触件，所述导电接触件穿过所述顶盖晶片的所述第二侧处的所述沟槽中的一者且导电连接到所述cmos结构的所述至少一个传导层。

本公开的其他方面涉及一种制作集成cmos-mems器件的方法。所述方法包括：在第一衬底上制作cmos结构，所述cmos结构包括至少一个cmos器件及至少一个传导层。所述方法包括从顶盖晶片制作顶盖结构，其中所述制作所述顶盖结构包括对所述顶盖晶片的第一侧进行刻蚀以形成一个或多个空腔，在所述顶盖晶片的所述第一侧上沉积有隔离层。所述方法包括将所述顶盖结构结合到mems晶片以及形成至少延伸穿过所述mems晶片的至少一个硅插塞，所述至少一个硅插塞的第一侧结合到所述顶盖晶片的所述第一侧上的所述隔离层。所述方法包括将所述mems晶片共晶结合到所述第一衬底以及在所述顶盖晶片的第二侧处刻蚀一个或多个沟槽。所述方法还包括朝所述顶盖晶片的所述第二侧及所述一个或多个沟槽的内表面沉积导电材料，以形成导电接触件，所述导电接触件穿过所述顶盖晶片的所述第二侧处的所述沟槽中的一者且导电连接到所述至少一个硅插塞。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是根据一些实施例的具有穿通芯片通孔连接的集成cmos-mems器件的剖视图。

图2a到图2d是示出根据一些实施例的制作集成cmos-mems器件的方法的流程图，所述集成cmos-mems器件具有用于将cmos结构与其他器件进行电连接的穿通芯片通孔。

图3a到图3o是用于示出根据一些实施例的制作集成cmos-mems器件的方法的器件结构的剖视图。

图4是根据一些实施例的具有改善的穿通芯片通孔连接的另一cmos-mems器件的剖视图。

图5是示出根据一些实施例的制作集成cmos-mems器件的方法的流程图，所述集成cmos-mems器件具有用于将cmos结构与其他器件进行电连接的穿通芯片通孔。

图6a到图6n是用于示出根据一些实施例的制作集成cmos-mems器件的方法的器件结构的剖视图。

图7是根据一些实施例的cmos-mems器件的剖视图，所述cmos-mems器件具有用于将顶盖结构上的传导层与cmos结构中的传导层进行连接的穿通芯片通孔。

图8a到图8b是示出根据一些实施例的制作集成cmos-mems器件的方法的流程图，所述集成cmos-mems器件具有用于将cmos结构与其他器件进行电连接的穿通芯片通孔。

图9a到图9j是用于示出根据一些实施例的制作集成cmos-mems器件的方法的器件结构的剖视图。

图10是根据一些实施例的另一cmos-mems器件的剖视图，所述另一cmos-mems器件具有用于将顶盖结构上的传导层与cmos结构中的传导层进行连接的穿通芯片通孔。

图11a到图11b是示出根据一些实施例的制作集成cmos-mems器件的方法的流程图，所述集成cmos-mems器件具有用于将cmos结构与其他器件进行电连接的穿通芯片通孔。

图12a到图12l是用于示出根据一些实施例的制作集成cmos-mems器件的方法的器件结构的剖视图。

具体实施方式

以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号和/或字母。这种重复使用是为了简明及清晰起见，且自身并不表示所论述的各个实施例和/或配置之间的关系。

另外，为易于说明，本文中可能使用例如“位于…下方(beneath)”、“位于…下面(below)”、“下部的(lower)”、“位于…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。

在越来越大的程度上，现代电子器件与微机电系统(mems)器件相结合以用于许多应用。为了多种应用，mems器件电连接到应用专用集成电路(application-specificintegratedcircuit，asic)且与asic封装在一起。这些asic可具有充当mems器件与其他电子器件之间的接口的功能。mems器件可制作于mems晶片上，而asic可制作于cmos晶片上。另外，在制作工艺中还提供顶盖晶片。顶盖晶片的底表面包括与mems器件对应的凹槽。当顶盖晶片排列在mems晶片上并固定到mems晶片时，在mems晶片与顶盖晶片之间对应的mems器件之上形成有包括凹槽的腔室且所述腔室与对应的mems器件邻接。

传统上，在共晶结合之后，cmos晶片顶上的电结合焊盘被mems晶片及顶盖晶片覆盖。在制作工艺期间，可能需要移除mems晶片及顶盖晶片的一些部分来暴露出电结合焊盘以将mems器件与asic进行电连接。移除mems晶片及顶盖晶片中的一些部件的工艺可能增加制作成本并导致大区域的器件被浪费。有鉴于前述，本公开涉及使用穿通芯片通孔工艺的cmos-mems集成的方法。穿通芯片通孔的一种类型是硅穿孔(“through-siliconvia，tsv”)。

传统的tsv结构需要深反应离子刻蚀(“deepreactiveionetching，drie”)以刻蚀穿过整个硅衬底。有时，顶盖晶片可能相当厚以使得对应的锥形tsv轮廓可能难以制作且随后的隔离层沉积及金属层沉积难以控制。有鉴于前述，本公开还涉及使用具有改善的穿通芯片通孔结构(例如，改善的tsv结构)的cmos-mems集成的方法。

图1是根据一些实施例的具有穿通芯片通孔连接的集成cmos-mems器件的剖视图。在图1中，集成cmos-mems器件30包括cmos结构45，cmos结构45制作于cmos衬底40上。cmos结构45包括一些cmos器件及一个或多个传导层。尽管cmos结构45一般可包括多个传导层，但是在图中仅示出顶层传导层48。集成cmos-mems器件30还包括mems结构55及顶盖结构80。在顶盖结构80的第一侧上沉积有隔离层60，且在顶盖结构80的第二侧上沉积有导电布线层86。包括至少一个mems器件的mems结构55沉积在cmos衬底40与顶盖结构上的隔离层60之间。一个或多个通孔78穿过顶盖结构80。通孔78中的任何一者均可为穿过顶盖结构80的顶盖晶片的穿通芯片通孔。当顶盖结构80是以硅晶片制作的时，通孔78中的任何一者均可为硅穿孔(“tsv”)。

在图1中，在mems结构55的表面上沉积有传导焊盘58。传导焊盘58在结合层中与隔离层60以及结合焊盘59结合以形成共晶结合。在一个实施例中，结合焊盘59是锗(ge)层。在穿过通孔78中的一者并穿过顶盖结构80上的隔离层60中的开口62之后，导电接触件85藉由传导焊盘58导电地连接导电布线层86中的导电路径。传导焊盘58也导电连接到cmos结构45的顶部传导层48中的焊盘48a中的一者。在一个实施例中，传导焊盘58也通过导电元件52导电连接到焊盘48a中的一者，导电元件52是以导电材料(例如钨(w))形成的。利用导电接触件85穿通通孔78、传导焊盘58及导电元件52的组合，导电布线层86中沉积在顶盖结构80上的导电路径可导电连接到cmos结构45中的传导层。

图2a到图2d是示出根据一些实施例的制作集成cmos-mems器件的方法200的流程图，所述集成cmos-mems器件具有用于将cmos结构与其他器件进行电连接的穿通芯片通孔。利用这种方法制作的器件的实例是图1所示集成cmos-mems器件30。图3a到图3o是用于示出根据一些实施例的制作集成cmos-mems器件30的方法的器件结构的剖视图。

在图2a所示方法200中，在210处，制作cmos-mems结构。在210处制作的cmos-mems结构的实例是图3j所示器件结构。在220处，制作顶盖结构。在220处制作的顶盖结构的实例是图3l所示器件结构。接下来，在270处，将顶盖结构结合到cmos-mems结构。在一个实例中，如图3m所示，将图3l中的顶盖结构与图3j中的cmos-mems结构结合。接下来，在800处，将顶盖结构上的导电布线层中的至少一个导电路径与cmos结构的传导层中的导电路径的对应的焊盘进行导电连接。在一个实例中，如图3o所示，将导电布线层86中的导电路径与cmos结构45的顶部传导层中的焊盘48a进行导电连接，之后，当传导焊盘58导电连接到焊盘48a时，在通孔78中形成用于连接到传导焊盘58的导电接触件85。

图2b是示出图2a所示方法200中的步骤210的流程图，在步骤210中制作cmos-mems结构。步骤210包括方块211、212、213、214、215、216及217。在211处，将cmos结构制作于cmos衬底上。处理cmos结构直到对顶部金属层进行图案化及处理。在一个实施例中，如图3a所示，将cmos结构45制作于cmos衬底40上。在对顶部金属层(例如，alcu)进行图案化及处理之后，在顶部金属层48中形成导电焊盘。顶部金属层48中的导电焊盘可在cmos结构45中的各种电子组件之间提供各种电连接。即使图3a中仅示出顶部金属层，然而cmos结构45一般可包括多个导电层以在各种电子组件之间提供更复杂的连接。

接下来，在212处，在cmos结构上沉积用于熔融结合的氧化物层；且在213处，在此熔融结合氧化物层中刻蚀一个或多个空腔。在一个实施例中，如图3b所示，使用高密度等离子体(highdensityplasma，hdp)沉积工艺在具有顶部金属层的cmos结构45之上设置氧化硅层49。在氧化物致密化工艺之后，使此氧化硅层49经历抛光工艺(例如化学机械抛光(chemicalmechanicalpolishing，cmp)工艺)以进行平坦化。在图3c中，在氧化硅层49中刻蚀空腔，且可在cmos结构45的顶部金属层(例如，alcu)处停止刻蚀工艺。在一些实施例中，如图3d所示，可将用于支撑cmos结构45的cmos衬底40减薄到所设计的厚度，所设计的厚度可处于150μm到300μm范围内。

接下来，在214处，将用于制作mems结构的晶片50结合到cmos衬底上的熔融结合氧化物层。在一个实施例中，如图3e所示，将mems晶片50结合到熔融结合氧化物层49；接着使图3e所示器件结构经历后结合退火。在一些实施例中，如图3f所示，可将mems晶片50减薄到所设计的厚度，所设计的厚度可处于50μm到250μm范围内。

接下来，在215处，在通孔中形成用于连接到cmos结构的导电焊盘的金属导电元件，其中金属导电元件穿过cmos衬底上的mems晶片及熔融结合氧化物层二者。在一个实施例中，如图3g所示，使用刻蚀工艺来穿过mems晶片及结合氧化物层49形成通孔51。具体来说，在刻蚀穿过mems晶片50(例如，硅晶片)的工艺之后是刻蚀穿过熔融结合氧化物层49(例如，氧化硅层)的工艺。当刻蚀停止在焊盘48a(例如，形成在alcu层中的焊盘)处时，形成穿过mems晶片及结合氧化物层的通孔51。在形成通孔51之后，形成通孔51中的金属导电元件52，如图3h所示。在一个实施例中，当朝mems晶片50沉积金属材料(例如钨(w))以填充在穿过mems晶片50及结合氧化物层49二者的通孔51中时，在通孔51中形成金属导电元件52且将金属导电元件52连接到cmos结构45的导电焊盘48a。在图3h中，在沉积金属材料(例如，钨)之后，可使用cmp工艺来移除在沉积工艺期间形成的mems晶片50上的残留金属材料，并使mems晶片50的表面经受平坦化。

接下来，在216处，在mems晶片的表面上形成传导焊盘。在一个实施例中，如图3i所示，在mems晶片50的表面上沉积一层导电材料(例如，alcu层)之后，接着对此导电材料层进行图案化以形成传导焊盘58。

接下来，在217处，对mems晶片进行刻蚀以形成mems结构。在一个实施例中，如图3j所示，对mems晶片50进行刻蚀以形成mems结构55。在一些实施例中，在对mems晶片50进行刻蚀的工艺期间，可同时形成一些隔离结构(例如，隔离沟槽)。当mems晶片50是硅晶片时，当所使用的刻蚀工艺具有良好的选择性时，一般来说可在结合氧化物层49处停止对硅进行刻蚀的工艺。

在217处的工艺之后，可使用所制作的cmos-mems结构(例如，图3j所示器件结构)来与顶盖结构(例如，图3l所示器件结构)进行结合。

图2c是示出图2a所示方法200中的步骤220的流程图，在步骤220中制作顶盖结构。步骤220包括方块222、226及228。在222处，在顶盖晶片的第一侧上形成氧化物层；在226处，在沉积在顶盖晶片上的氧化物上的锗层中形成结合焊盘图案；且在228处，对顶盖晶片的第一侧进行刻蚀以形成一个或多个空腔。在一个实施例中，如图3k所示，在顶盖晶片70的第一侧上形成氧化物层60。在一些实施例中，此氧化物层60可通过热工艺形成。在其他实施例中，此氧化物层60可通过沉积工艺(例如，化学气相沉积(chemicalvapordeposition，cvd)或原子层沉积(atomiclayerdeposition，ald))形成。在图3k中，在顶盖晶片70上的氧化物层60上沉积锗层之后，接着对此锗层进行图案化以形成结合焊盘59。在图3l中，在形成结合焊盘59之后，对顶盖晶片70的第一侧进行刻蚀以形成一个或多个空腔75。

在228处的工艺之后，可使用所制作的顶盖结构(例如，图3l所示器件结构)来与cmos-mems结构(例如，图3j所示器件结构)进行结合。

在图2a所示方法200中，步骤270涉及将顶盖结构结合到cmos-mems结构。在一个实施例中，如图3m所示，在将图3l中的顶盖结构与图3j中的cmos-mems结构进行结合之后，可以在顶盖结构中的结合焊盘59与cmos-mems结构中的传导焊盘58之间形成共晶键(eutecticbond)。

在图2a所示方法200中，在步骤800处，将顶盖结构上的导电路径与cmos结构上的导电路径的对应的焊盘进行导电连接。图2d是示出步骤800的流程图，步骤800包括方块810、820、830、840及850。

在810处，对顶盖晶片的第二侧进行刻蚀以形成沟槽。在一个实施例中，如图3n所示，当刻蚀停止在氧化物层60处时，利用刻蚀工艺在顶盖晶片70的第二侧中形成沟槽76。如图3n(1)所示，沟槽76中的一者具有高度“h”、底部宽度“b”及侧壁角度“θ”。高度“h”可处于200μm到400μm范围内；底部宽度“b”可处于30μm到100μm范围内；且侧壁角度“θ”可处于60度到85度范围内。在一些实施例中，底部宽度“b”的大小取决于asic要求。

接下来，在820处，将隔离材料沉积到顶盖晶片的第二侧上以及沟槽的表面上。在一个实施例中，如图3n(2)及图3o所示，将隔离氧化物层82沉积到顶盖晶片70的第二侧上以及沟槽76的表面上。隔离氧化物层82可处于500nm到1000nm范围内。

接着，在830处，在沟槽的底部处形成开口。在一个实施例中，如图3n(3)及图3o所示，利用刻蚀工艺在沟槽76的底部处形成开口62。刻蚀工艺移除沟槽76底部处的隔离氧化物82及氧化物60的一些部分以形成开口62。

接下来，在840处，朝顶盖晶片的第二侧及沟槽沉积导电材料。在一个实施例中，如图3n(4)及图3o所示，当朝顶盖晶片70的第二侧及沟槽76沉积导电材料(例如，alcu)时，在顶盖晶片70的第二侧以及沟槽76的侧壁上形成导电材料层(例如，alcu)，从而在沟槽76中形成通过结合焊盘59连接到传导焊盘58的导电接触件85。导电材料层(例如，alcu)可处于500nm到1500nm范围内。

在一些实施例中，如图3o所示，用于形成导电接触件85的导电材料层也用作导电布线层86。当对导电布线层86进行图案化以在顶盖晶片70上形成导电路径时，导电接触件85可被用以连接传导焊盘58与顶盖晶片70上的一个或多个导电路径。在一些实施例中，顶盖晶片70上的导电路径可分别形成在不同于用以形成导电接触件85的导电材料层的另一导电层中，且导电接触件85仍可被用以连接传导焊盘58与形成在顶盖晶片70上的此另一导电层中的一个或多个导电路径进行。

接下来，在850处，在顶盖晶片的第二侧的顶上形成钝化层，且对钝化层进行图案化以形成连接焊盘的开口。在一个实施例中，如图3n(5)及图3o所示，通过沉积氧化物层88a及氮化硅层88b，在顶盖晶片70的第二侧的顶上形成钝化层88。氧化物层88a可处于500nm到1000nm范围内。氮化硅层88b可处于500nm到1000nm范围内。在图3o中，可通过对氧化物层及氮化硅层的一些部分进行图案化以及移除氧化物层及氮化硅层的一些部分来在钝化层88中形成开口87。开口87可暴露出连接焊盘，以用于将集成cmos-mems器件30与其他外部电子元件(例如印刷电路(printedcircuit，pc)板上的电子电路)进行连接。在一些实施例中，如图3o所示，可将开口87处的连接焊盘通过金属球95(例如sn)连接到其他电子元件。可通过金属球95将与顶盖结构平行定位的印刷电路板90连接到集成cmos-mems器件30。

图4是根据一些实施例的具有改善的穿通芯片通孔连接的另一cmos-mems器件的剖视图。在图4中，集成cmos-mems器件30包括cmos结构45，cmos结构45制作于cmos衬底40上。cmos结构45包括一些cmos器件及一个或多个传导层。尽管cmos结构45一般可包括多个传导层，但是在图中仅示出顶层传导层48。集成cmos-mems器件30还包括mems结构55及顶盖结构80。在顶盖结构80的第一侧上沉积有隔离层60，且在顶盖结构80的第二侧上沉积有导电布线层86。包括至少一个mems器件的mems结构55沉积在cmos衬底40与顶盖结构上的隔离层60之间。一个或多个通孔78穿过顶盖结构80。通孔78中的任何一者均可为穿过顶盖结构80的顶盖晶片的穿通芯片通孔。当顶盖结构80是以硅晶片制作的时，通孔78中的任何一者均可为硅穿孔(“tsv”)。

在图4中，mems结构55制作于位于cmos衬底40与顶盖结构80上的隔离层60之间的mems晶片50中。硅插塞56穿过mems晶片50并延伸到顶盖结构80上的隔离层60中。硅插塞56的一端导电连接到cmos结构45的顶部传导层48中的焊盘48a中的一者。硅插塞56的另一端导电连接到导电接触件85。在穿过通孔78中的一者以及穿过顶盖结构80上的隔离层60中的开口62之后，导电接触件85将导电布线层86中的导电路径与硅插塞56进行导电连接。在图4中，硅插塞56通过导电结合焊盘59导电连接到cmos结构45的焊盘48a。在一个实施例中，在用于形成cmos结构45与mems晶片50之间的共晶结合的锗(ge)层中对结合焊盘59进行图案化。

图5是示出根据一些实施例的制作集成cmos-mems器件的方法300的流程图，所述集成cmos-mems器件具有用于将cmos结构与其他器件进行电连接的穿通芯片通孔。利用这种方法制作的器件的实例是图4所示集成cmos-mems器件30。图6a到图6n是用于示出根据一些实施例的制作集成cmos-mems器件的方法的器件结构的剖视图。

在图5所示方法300中，在310处，将cmos结构制作于cmos衬底上。处理cmos结构直到对顶部金属层进行图案化及处理。在一个实施例中，如图6a所示，将cmos结构45制作于cmos衬底40上。在对顶部金属层(例如，alcu)进行图案化及处理之后，在顶部金属层48中形成导电焊盘。顶部金属层48中的导电焊盘可与cmos结构45中的各种电子组件提供各种电连接。即使图6a中仅示出顶部金属层，然而cmos结构45一般可包括多个导电层以在各种电子组件之间提供更复杂的连接。在一些实施例中，如图6b所示，在制作出cmos结构45之后，可将用于支撑cmos结构45的cmos衬底40减薄到所设计的厚度，所设计的厚度可处于150μm到300μm范围内。

在320处，制作顶盖结构。在320处制作的顶盖结构的实例是图6c所示器件结构。在一个实施例中，如图6c所示，在顶盖晶片70的第一侧上形成氧化物层60，且对顶盖晶片70的第一侧进行刻蚀以形成一个或多个空腔75。在一些实施例中，此氧化物层60可通过热工艺形成。在其他实施例中，此氧化物层60可通过沉积工艺(例如，化学气相沉积(cvd)或原子层沉积(ald))形成。

接下来，在330处，将mems晶片结合到顶盖结构。在一个实施例中，如图6d所示，将mems晶片50(例如，硅衬底)结合到图6c所示顶盖结构80。在一些实施例中，使图6d所示器件结构也经历后结合退火。在将mems晶片50结合到顶盖晶片70之后，在一些实施例中，如图6e所示，可将mems晶片50及顶盖晶片70中的一者或二者减薄到所设计的厚度。举例来说，mems晶片50可处于50μm到250μm范围内，且顶盖晶片70可处于150μm到300μm范围内。

接下来，在340处，形成硅插塞，且此硅插塞至少延伸穿过mems晶片。在一个实施例中，如图6f所示，硅插塞56穿过mems晶片50并部分地延伸到氧化物层60中。为形成图6f所示硅插塞56，根据经图案化的掩模来对mems晶片50进行刻蚀以形成延伸到mems晶片50中的开口孔；当刻蚀停止在氧化物层60处时，所生成的开口孔延伸到mems晶片50与氧化物层60之间的界面。在一些实施例中，利用额外的过度刻蚀，由刻蚀生成的开口孔可穿过mems晶片50并至少部分地延伸到氧化物层60中。当朝具有开口孔的mems晶片50的表面沉积导电材料(例如，多晶硅)以利用所沉积的导电材料(例如，多晶硅)填充开口孔时，形成硅插塞56。在导电材料沉积工艺之后，使mems晶片50的表面经历抛光工艺(例如化学机械抛光(cmp)工艺)以进行平坦化并用于移除mems晶片50的表面上的过量的导电材料。

在图6f所示实施例中，硅插塞56穿过mems晶片50并部分地延伸到氧化物层60中。在一些其他实施例中，硅插塞56可被形成为穿过mems晶片50及氧化物层60二者，且所形成的硅插塞56也可部分地延伸到顶盖晶片70中。另外，也可存在硅插塞56的其他设计，且这些其他设计的一些实例示出在图6f(1)到6f(5)中，这些实例稍后在本公开中更详细地阐述。

接下来，在350处，形成结合焊盘图案。在一个实施例中，如图6g所示，在mems晶片50上沉积锗层之后，接着对此锗层进行图案化以形成结合焊盘59。

接下来，在360处，在mems晶片中形成mems结构。在一个实施例中，如图6h所示，对mems晶片50进行刻蚀以形成mems结构55。

接下来，在370处，利用共晶键将顶盖晶片上的mems晶片结合到cmos衬底。在一个实施例中，如图6i所示，将图6h所示器件结构所示的顶盖晶片70上的mems晶片50结合到图6b所示器件结构所示的cmos衬底。在mems晶片50上的结合焊盘59与cmos结构45上的顶部金属层48中的导电焊盘之间形成共晶键。

接下来，在800处，将顶盖结构上的导电路径与cmos结构上的导电路径的对应的焊盘进行导电连接。方法300的步骤800示出在图2d的流程图中，步骤800包括方块810、820、830、840及850。

在810处，对顶盖晶片的第二侧进行刻蚀以形成沟槽。在一个实施例中，如图6j所示，在顶盖晶片70的第二侧中形成沟槽76。为形成沟槽76，利用深反应离子刻蚀来对顶盖晶片进行刻蚀，且在氧化物层60处停止此刻蚀之后，氧化物刻蚀工艺移除氧化物层60的部分直到在硅插塞56的多晶硅处停止氧化物刻蚀工艺为止。如图6j所示，沟槽76中的一者具有高度“h”、底部宽度“b”及侧壁角度“θ”。高度“h”可处于200μm到400μm范围内；底部宽度“b”可处于30μm到100μm范围内；且侧壁角度“θ”可处于60度到85度范围内。在一些实施例中，底部宽度“b”的大小取决于asic要求。

接下来，在820处，将隔离材料沉积到顶盖晶片的第二侧上以及沟槽的表面上。在一个实施例中，如图6k所示，将隔离氧化物层82沉积到顶盖晶片70的第二侧上以及沟槽76的表面上。隔离氧化物层82可处于500nm到1000nm范围内。

接下来，在830处，在沟槽的底部处形成开口。在一个实施例中，如图6l所示，利用刻蚀工艺在沟槽76的底部处形成开口62。刻蚀工艺移除隔离氧化物82及氧化物60的一些部分以形成开口62。

接下来，在840处，朝顶盖晶片的第二侧及沟槽沉积导电材料。在一个实施例中，如图6m所示，当朝顶盖晶片70的第二侧及沟槽76沉积导电材料(例如，alcu)时，在顶盖晶片70的第二侧以及沟槽76的侧壁上形成导电材料层(例如，alcu)，从而在沟槽76中形成连接到硅插塞56的导电接触件85。导电材料层(例如，alcu)可处于500nm到1500nm范围内。

在一些实施例中，如图6n所示，用于形成导电接触件85的导电材料层也用作导电布线层86。当对导电布线层86进行图案化以在顶盖晶片70上形成导电路径时，可实施导电接触件85以对传导焊盘58与顶盖晶片70上的一个或多个导电路径进行连接。在一些实施例中，顶盖晶片70上的导电路径可分别形成在与用于形成导电接触件85的导电材料层不同的另一导电层中，且导电接触件85仍可被实施成将传导焊盘58与形成在顶盖晶片70上的此另一导电层中的一个或多个导电路径进行连接。

接下来，在850处，在顶盖晶片的第二侧的顶上形成钝化层，且对钝化层进行图案化以形成连接焊盘的开口。在一个实施例中，如图6n所示，通过沉积氧化物层及氮化硅层，在顶盖晶片70的第二侧的顶上形成钝化层88。氧化物层可处于500nm到1000nm范围内。氮化硅层可处于500nm到1000nm范围内。在图6n中，可通过对氧化物层及氮化硅层的一些部分进行图案化以及移除氧化物层及氮化硅层的一些部分来在钝化层88中形成开口87。开口87可暴露出连接焊盘，以用于将集成cmos-mems器件30与其他外部电子元件(例如，印刷电路板上的电子电路)进行连接。在一些实施例中，如图6n所示，可将开口87处的连接焊盘通过金属球95(例如sn)连接到其他电子元件。可通过金属球95将与顶盖结构平行定位的印刷电路板90连接到集成cmos-mems器件30。

除了图6f中的硅插塞56的特定设计之外，还存在硅插塞56的其他设计。图6f(1)到图6f(5)绘示根据一些实施例的硅插塞56的若干设计。图6f(1)以俯视图及剖视图二者示出图6f的硅插塞56。图6f(1)中的硅插塞56呈单杆形式。图6f(2)以俯视图及剖视图二者示出硅插塞56的另一种设计。图6f(2)中的硅插塞56呈多个杆的形式。图6f(3)、图6f(4)及图6f(5)各自以俯视图绘示硅插塞56的三种其他设计。图6f(3)中的硅插塞56的俯视图呈多个圆环的形式，图6f(4)中的硅插塞56的俯视图呈多个矩形环的形式，图6f(5)中的硅插塞56的俯视图呈多个六边形环的形式。除了如在以上明确公开的硅插塞56的设计之外，所属领域中的技术人员可找到硅插塞56的其他设计。

图7是根据一些实施例的cmos-mems器件的剖视图，所述cmos-mems器件具有用于将顶盖结构上的传导层与cmos结构中的传导层进行连接的穿通芯片通孔。在图7中，集成cmos-mems器件30包括cmos结构45，cmos结构45制作于cmos衬底40上。cmos结构45包括一些cmos器件及多个导电层48m。集成cmos-mems器件30还包括mems结构55及顶盖结构80。在顶盖结构80的第一侧上沉积有隔离层60，且在顶盖结构80的第二侧上沉积有导电布线层86。包括至少一个mems器件的mems结构55沉积在cmos衬底40与顶盖结构之间。一个或多个通孔78穿过顶盖结构80。通孔78中的任何一者均可为穿过顶盖结构80的顶盖晶片的穿通芯片通孔。当顶盖结构80是以硅晶片制作的时，通孔78中的任何一者均可为硅穿孔(“tsv”)。

在图7中，mems结构55及cmos结构45二者均制作于第一衬底40上。在穿过通孔78中的一者以及穿过顶盖结构80上的隔离层60中的开口62之后，导电接触件85导电连接到cmos结构45的顶部传导层中的焊盘48a中的一者。

图8a到图8b是示出根据一些实施例的制作集成cmos-mems器件的方法400的流程图，所述集成cmos-mems器件具有用于将cmos结构与其他器件进行电连接的穿通芯片通孔。利用这种方法制作的器件的实例是集成cmos-mems器件30，如图7所示。图9a到图9j是用于示出根据一些实施例的制作集成cmos-mems器件30的方法的器件结构的剖视图。

在图8a所示方法400中，在420处，制作顶盖结构。在410处制作的顶盖结构的实例是图9b所示器件结构。为制作这种顶盖结构，如图9a所示，在顶盖晶片70的第一侧上沉积氧化物层60，且使氧化物层60经历cmp工艺以进行平坦化；接着，如图9b所示，对顶盖晶片70的第一侧进行刻蚀以形成一个或多个空腔75。

接下来，在430处，制作cmos-mems结构。在430处制作的cmos-mems结构的实例是图9d所示器件结构。图8b是示出图8a所示方法400中的步骤430的流程图。在图8b中，在431处，制作cmos结构；在432处，沉积结合氧化物，且对所述结合氧化物进行图案化以进行混合结合；且在433处，利用后cmos工艺制作mems结构。在一个实施例中，如图9c所示，在cmos衬底40上制作cmos结构45。在对顶部金属层(例如，alcu)进行图案化及处理之后，在顶部金属层中形成导电焊盘48a。顶部金属层48中的导电焊盘可在cmos结构45中的各种电子组件之间提供各种电连接。cmos结构45一般可包括多个导电层48m以在各种电子组件之间提供更复杂的连接。在图9c中，沉积结合氧化物46并对结合氧化物46进行图案化以进行混合结合。接着，如图9d所示，利用后cmos工艺制作mems结构55。在一些实施例中，连接47可在mems结构55与cmos结构45之间提供电连接。

接下来，在470处，利用混合结合将顶盖结构结合到cmos-mems结构。在一个实施例中，如图9e所示，当顶盖晶片70的第一侧上的氧化物层60与cmos-mems结构上的结合氧化物46接合时，利用混合结合将图9b所示顶盖结构80与图9d所示cmos-mems结构进行结合。

接下来，在800处，将顶盖结构上的导电路径导电地连接至cmos结构上与其对应的焊盘。方法400的步骤800示出在图2d的流程图中，步骤800包括方块810、820、830、840及850。

在810处，对顶盖晶片的第二侧进行刻蚀以形成沟槽。在一个实施例中，如图9f所示，在顶盖晶片70的第二侧中形成沟槽76。为形成沟槽76，利用深反应离子刻蚀来对顶盖晶片进行刻蚀，且在氧化物层60处停止此刻蚀之后，氧化物刻蚀工艺移除氧化物层60及结合氧化物46的部分直到氧化物刻蚀工艺停止在cmos结构45的顶部传导层48处为止。

接下来，在820处，将隔离材料沉积到顶盖晶片的第二侧上以及沟槽的表面上。在一个实施例中，如图9g所示，将隔离氧化物层82沉积到顶盖晶片70的第二侧上以及沟槽76的表面上。隔离氧化物层82可处于500nm到1000nm范围内。

接下来，在830处，在沟槽的底部处形成开口。在一个实施例中，如图9h所示，利用刻蚀工艺在沟槽76的底部处形成开口62。刻蚀工艺移除隔离氧化物层82、氧化物层60及结合氧化物46的一些部分以形成开口62。

接下来，在840处，朝顶盖晶片的第二侧及沟槽沉积导电材料。在一个实施例中，如图9i所示，当朝顶盖晶片70的第二侧及沟槽76沉积导电材料(例如，alcu)时，在顶盖晶片70的第二侧以及沟槽76的侧壁上形成导电材料层(例如，alcu)，从而在沟槽76中形成导电接触件85，所述导电接触件85连接到位于cmos结构45的顶部传导层48处的导电焊盘。导电材料层(例如，alcu)可处于500nm到1500nm范围内。

接下来，在850处，在顶盖晶片的第二侧的顶上形成钝化层，且对钝化层进行图案化以形成连接焊盘的开口。在一个实施例中，如图9j所示，通过沉积氧化物层及氮化硅层，在顶盖晶片70的第二侧的顶上形成钝化层88。氧化物层可处于500nm到1000nm范围内。氮化硅层可处于500nm到1000nm范围内。在图9j中，可通过对氧化物层及氮化硅层的一些部分进行图案化以及移除氧化物层及氮化硅层的一些部分来在钝化层88中形成开口87。开口87可暴露出连接焊盘，以用于将集成cmos-mems器件30与其他外部电子元件(例如，印刷电路板上的电子电路)进行连接。在一些实施例中，如图9j所示，可将开口87处的连接焊盘通过金属球95(例如sn)连接到其他电子元件。可通过金属球95将与顶盖结构平行定位的印刷电路板90连接到集成cmos-mems器件30。

图10是根据一些实施例的另一cmos-mems器件的剖视图，所述另一cmos-mems器件具有用于将顶盖结构上的传导层与cmos结构中的传导层进行连接的穿通芯片通孔。在图10中，集成cmos-mems器件30包括cmos结构45，cmos结构45制作于cmos衬底40上。cmos结构45包括一些cmos器件及多个导电层48m。集成cmos-mems器件30还包括mems结构55及顶盖结构80。在顶盖结构80的第一侧上沉积有隔离层60，且在顶盖结构80的第二侧上沉积有导电布线层86。包括至少一个mems器件的mems结构55位于cmos衬底40与顶盖结构80之间。一个或多个通孔78穿过顶盖结构80。通孔78中的任何一者均可为穿过顶盖结构80的顶盖晶片的穿通芯片通孔。当顶盖结构80是以硅晶片制作的时，通孔78中的任何一者均可为硅穿孔(“tsv”)。

在图10中，mems结构55及cmos结构45二者均制作于第一衬底40上。硅柱71制作于顶盖结构80中且被顶盖结构80的第一侧上的沟槽环72环绕。硅柱71导电连接到cmos结构45的顶部传导层中的焊盘48a中的一者。在穿过通孔78中的一者以及穿过顶盖结构80上的隔离层60中的开口62之后，导电接触件85将导电布线层86中的一个或多个导电路径与硅柱71进行导电连接。因此，由于硅柱71是导电的，因此导电布线层86中的导电路径可导电连接到cmos结构45的顶部传导层中的焊盘48a中的一者。图10中的插图示出在观察平面a-a'处观察的顶盖晶片70的切除部分的俯视图，其示出硅柱71的俯视图，以及被氧化物60及多晶硅74填充的沟槽环72的俯视图。

图11a到图11b是示出根据一些实施例的制作集成cmos-mems器件的方法500的流程图，所述集成cmos-mems器件具有用于将cmos结构与其他器件进行电连接的穿通芯片通孔。利用这种方法制作的器件的实例是图10所示集成cmos-mems器件30。图12a到图12l是用于示出根据一些实施例的制作集成cmos-mems器件30的方法的器件结构的剖视图。

在图11a所示方法500中，在520处，制作顶盖结构。在520处制作的顶盖结构的实例是图12d所示器件结构。图11b是示出图11a所示方法500中的步骤520的流程图。步骤520包括方块521、522、523、524及528。

如图11b所示，在521处，对顶盖晶片的第一侧进行刻蚀以形成被沟槽环环绕的硅柱。在一个实施例中，如图12a所示，对顶盖晶片70的第一侧进行刻蚀以形成被沟槽环72环绕的硅柱71。图12a中的插图示出顶盖晶片70的切除部分中的硅柱71及沟槽环72的俯视图。沟槽环72具有宽度“w”及深度“d”。在示例性实施例中，宽度“w”等于或大于10μm，且深度“d”为约50μm，其对应于约1：5的宽高比。一般来说，较大的沟槽宽度提供较大的tsv刻蚀容差。

接下来，在522处，在顶盖晶片的第一侧上以及在沟槽环的表面上形成氧化物；在523处，填充沟槽环中的间隙。在一个实施例中，如图12b所示，在顶盖晶片70的第一侧以及沟槽环72的表面上形成氧化物；此处，所形成的氧化物包括两个氧化物层：通过顶盖晶片70的热氧化形成的第一氧化物层60t以及通过低压力化学气相沉积(lowpressurechemicalvapordeposition，lpcvd)沉积形成的第二氧化物层60。在沟槽环72的表面上形成氧化物之后，如果在沟槽环72中余留有未被填充的间隙，则可以其他材料(例如多晶硅)填充这些间隙。在一个实施例中，如图12b所示，在lpcvd沉积第二氧化物层60之后，朝顶盖晶片的第一侧以及朝沟槽环72沉积多晶硅，这导致沟槽环72中的间隙被多晶硅74填满。在多晶硅沉积之后，可使用硅cmp工艺来移除顶盖晶片的第一侧上的残留多晶硅，之后接着进行氧化cmp工艺以进行平坦化。图12b中的插图示出被氧化物60及多晶硅74填充的沟槽环72的俯视图。

接下来，在524处，在硅柱的表面上形成用于混合结合的金属焊盘。在一个实施例中，如图12c所示，在硅柱71的表面中的中央部分上形成用于混合结合的金属焊盘79。用于形成金属焊盘79的材料可被选择成与用于在cmos结构45的顶部传导层48中形成对应的焊盘48a(如图10所示)的材料相同。在一个实施例中，cmos结构45中的焊盘48a由铜(cu)制成，且金属焊盘79也由铜(cu)制成。在制作工艺期间，使用氧化物刻蚀工艺来移除旨在用于形成金属焊盘79的区域中的氧化物60及氧化物60t；接着，在溅射沉积钛(ti)及氮化钛(tin)缓冲层之后，朝顶盖晶片70的第一侧溅射铜层(cu)。在这些溅射沉积之后，对顶盖晶片70的第一侧应用cucmp工艺及ticmp工艺以进行平坦化，并移除金属焊盘79的区域外的残留的cu以及ti/tin，这会形成图12c所示器件结构。图12c中的插图示出顶盖晶片70的切除部分的俯视图，其示出金属焊盘79、硅柱71及被氧化物60及多晶硅74填充的沟槽环72的俯视图。

接下来，在528处，在顶盖晶片的第一侧中利用刻蚀形成一个或多个空腔。在一个实施例中，如图12d所示，对顶盖晶片70的第一侧进行刻蚀以形成一个或多个空腔75。

在图11a所示方法500中，在步骤520之后的步骤530处，制作cmos-mems结构。在530处制作的cmos-mems结构的实例是图12f所示器件结构。图11b是示出图11a所示方法500中的步骤530的流程图。在图11b中，在531处，制作cmos结构；在532处，准备cmos结构的表面以进行混合结合；且在533处，利用后cmos工艺制作mems结构。在一个实施例中，如图12e所示，在cmos衬底40上制作cmos结构45。在对顶部金属层(例如，alcu)进行图案化及处理之后，在顶部金属层中形成导电焊盘48a。顶部金属层48中的导电焊盘48a可对cmos结构45中的各种电子组件提供各种电连接。cmos结构45一般可包括多个导电层48m以在各种电子组件之间提供更复杂的连接。在图12e中，导电垫48a形成cmos-mems结构的部分以进行混合结合。为准备cmos-mems结构的表面以进行混合结合，且视需要，可与cmos-mems结构的表面上的导电焊盘48a一起来沉积结合氧化物层46并对结合氧化物层46进行图案化以进行混合结合。接着，如图12f所示，利用后cmos工艺制作mems结构55。在一些实施例中，连接47可在mems结构55与cmos结构45之间提供电连接。

接下来，在570处，利用混合结合将顶盖结构结合到cmos-mems结构。在一个实施例中，如图12g所示，当(顶盖晶片70的第一侧上的)氧化物层60以及金属焊盘79分别与(cmos-mems结构上的)结合氧化物46以及导电焊盘48a接合时，利用混合结合将图12d所示顶盖结构80与图12f所示cmos-mems结构进行结合。混合结合位于顶盖结构80与cmos-mems结构之间的界面65处。在一些实施例中，当氧化物层60的材料(例如，sio2)与结合氧化物46的材料(例如，sio2)相同且金属焊盘79的材料(例如，cu)与导电焊盘48a的材料(例如，cu)相同时，在界面65处可形成良好的混合结合。

接下来，在800处，将顶盖结构上的导电路径与cmos结构上的导电路径的对应的焊盘进行导电连接。方法500的步骤800示出在图2d的流程图中，步骤800包括方块810、820、830、840及850。

在810处，对顶盖晶片的第二侧进行刻蚀以形成沟槽。在一个实施例中，如图12h所示，在顶盖晶片70的第二侧中形成沟槽76。在一个实施例中，为形成沟槽76，利用深反应离子刻蚀来对顶盖晶片70进行刻蚀。

接下来，在820处，将隔离材料沉积到顶盖晶片的第二侧上以及沟槽的表面上。在一个实施例中，如图12i所示，将隔离氧化物层82沉积到顶盖晶片70的第二侧上以及沟槽76的表面上。隔离氧化物层82可处于500nm到1000nm范围内。

接下来，在830处，在沟槽的底部处形成开口。在一个实施例中，如图12j所示，利用刻蚀工艺移除沟槽76的底部处隔离氧化物82的区域以暴露出硅柱71的表面71s。

接下来，在840处，朝顶盖晶片的第二侧及沟槽沉积导电材料。在一个实施例中，如图12k所示，当朝顶盖晶片70的第二侧及沟槽76沉积导电材料(例如，alcu)时，在顶盖晶片70的第二侧以及沟槽76的侧壁上形成导电材料层(例如，alcu)，从而在沟槽76中形成连接到硅柱71的被暴露出的表面71s的导电接触件85。导电材料层(例如，alcu)可处于500nm到1500nm范围内。

接下来，在850处，在顶盖晶片的第二侧的顶上形成钝化层，且对钝化层进行图案化以形成连接焊盘的开口。在一个实施例中，如图12l所示，通过沉积氧化物层及氮化硅层，在顶盖晶片70的第二侧的顶上形成钝化层88。氧化物层可处于500nm到1000nm范围内。氮化硅层可处于500nm到1000nm范围内。在图12l中，可通过对氧化物层及氮化硅层的一些部分进行图案化以及移除氧化物层及氮化硅层的一些部分来在钝化层88中形成开口87。开口87可暴露出连接焊盘，以用于将集成cmos-mems器件30与其他外部电子元件(例如，印刷电路板上的电子电路)进行连接。在一些实施例中，如图12l所示，可将开口87处的连接焊盘通过金属球95(例如sn)连接到其他电子元件。可通过金属球95将与顶盖结构平行定位的印刷电路板90连接到集成cmos-mems器件30。

本公开的一些方面涉及一种集成cmos-mems器件。所述集成cmos-mems器件包括cmos结构、顶盖结构及mems结构。所述cmos结构制作于第一衬底上且包括至少一个cmos器件及至少一个传导层。所述顶盖结构包括穿过所述顶盖结构的通孔且具有沉积在顶盖结构的第一侧上的隔离层且具有沉积在顶盖结构的第二侧上的导电布线层。所述mems结构沉积在所述第一衬底与所述顶盖结构之间且包括至少一个mems器件。所述集成cmos-mems器件还包括导电连接件，所述导电连接件穿过所述通孔中的一者且穿过所述顶盖结构上的所述隔离层中的开口。所述导电连接件将所述顶盖结构上的所述导电布线层中的导电路径与所述cmos结构的所述至少一个传导层进行导电连接。在一些实施例中，所述至少一个传导层是所述互补金属氧化物半导体结构的顶部金属层。在一些实施例中，所述导电连接件所穿过的所述通孔中的所述一者在内表面上涂布有隔离材料。在一些实施例中，所述微机电系统结构位在所述互补金属氧化物半导体结构与所述顶盖结构之间，且其中所述导电连接件包括传导垫及导电接触件；传导垫位在所述微机电系统结构的面对所述顶盖结构上的所述隔离层的表面上，且导电连接到所述互补金属氧化物半导体结构的所述至少一个传导层；导电接触件穿过所述通孔中的所述一者且穿过所述顶盖结构上的所述隔离层中的所述开口，并且将所述导电布线层中的所述导电路径与所述传导垫进行导电连接。在一些实施例中，所述微机电系统结构制作于位于所述第一衬底与所述顶盖结构之间的微机电系统晶片中，且其中所述导电连接件包括硅插塞及导电接触件；硅插塞穿过所述微机电系统晶片且延伸到所述顶盖结构上的所述隔离层中，且导电连接到所述互补金属氧化物半导体结构的所述至少一个传导层；导电接触件穿过所述通孔中的所述一者且穿过所述顶盖结构上的所述隔离层中的所述开口，并且将所述导电布线层中的所述导电路径与所述硅插塞进行导电连接。在一些实施例中，所述微机电系统结构与所述互补金属氧化物半导体结构二者制作于所述第一衬底上，且其中所述导电连接件包括导电接触件，导电接触件穿过所述通孔中的所述一者且穿过所述顶盖结构上的所述隔离层中的所述开口，并且导电连接到所述互补金属氧化物半导体结构的所述至少一个传导层。在一些实施例中，所述微机电系统结构与所述互补金属氧化物半导体结构二者制作于所述第一衬底上，且其中所述导电连接件包括硅柱及导电接触件；硅柱制作于所述顶盖结构中且在所述顶盖结构的所述第一侧上被沟槽环环绕，并且导电连接到所述互补金属氧化物半导体结构的所述至少一个传导层；导电接触件穿过所述通孔中的所述一者且穿过所述顶盖结构上的所述隔离层的所述开口，并且将所述导电布线层中的所述导电路径与所述硅柱进行导电连接。在一些实施例中，所述沟槽环被隔离材料至少部分地填充。

本公开的其他方面涉及一种制作集成cmos-mems器件的方法。所述方法包括：制作包括cmos结构及mems结构的cmos-mems结构。所述cmos结构包括至少一个cmos器件及至少一个传导层。所述方法包括通过对顶盖晶片的第一侧进行刻蚀以形成一个或多个空腔来制作顶盖结构，在所述顶盖晶片的所述第一侧上形成有隔离层。所述方法包括将所述顶盖结构结合到所述cmos-mems结构以及在所述顶盖晶片的第二侧处刻蚀一个或多个沟槽。所述方法还包括朝所述顶盖晶片的所述第二侧及所述一个或多个沟槽的表面沉积导电材料，以形成导电接触件，所述导电接触件穿过所述顶盖晶片的所述第二侧处的所述沟槽中的一者且导电连接到所述cmos结构的所述至少一个传导层。在一些实施例中，所述方法还包括在第一衬底上制作所述互补金属氧化物半导体结构；以及在所述第一衬底与所述顶盖结构之间的位置处形成所述微机电系统结构。在一些实施例中，所述方法还包括在所述微机电系统结构的面对所述顶盖结构上的所述隔离层的表面上形成传导垫，其中所述传导垫导电连接到所述互补金属氧化物半导体结构的所述至少一个传导层；且其中所述导电接触件通过所述顶盖晶片的所述第二侧处的所述沟槽中的所述一者以及通过所述顶盖晶片的所述第一侧上的所述隔离层中的开口而导电连接到所述传导垫。在一些实施例中，所述微机电系统结构与所述互补金属氧化物半导体结构二者制作于第一衬底上，且其中所述将所述顶盖结构结合到所述互补金属氧化物半导体-微机电系统结构包括使用混合结合将所述顶盖结构结合到所述互补金属氧化物半导体-微机电系统结构。在一些实施例中，所述方法还包括当朝所述顶盖晶片的所述第二侧及所述一个或多个沟槽的所述表面沉积所述导电材料时，将所述导电接触件与所述互补金属氧化物半导体结构的所述至少一个传导层进行导电连接。在一些实施例中，所述方法还包括在所述顶盖晶片的所述第一侧上制作至少一个沟槽环，以形成被所述至少一个沟槽环环绕的硅柱；以及在所述顶盖晶片的所述第一侧上形成所述隔离层及在所述至少一个沟槽环的内表面上形成隔离涂层。在一些实施例中，所述方法还包括当将所述顶盖晶片结合到所述互补金属氧化物半导体-微机电系统结构时，将所述硅柱与所述互补金属氧化物半导体结构的所述至少一个传导层进行导电连接；以及当朝所述顶盖晶片的所述第二侧及所述一个或多个沟槽的所述表面沉积所述导电材料时，将所述导电接触件与所述硅柱进行导电连接。在一些实施例中，所述方法还包括在沉积所述导电材料之前，将隔离材料沉积到所述顶盖晶片的所述第二侧及所述一个或多个沟槽的所述表面上。在一些实施例中，沉积所述导电材料包括将所述导电材料沉积到位于所述顶盖晶片的所述第二侧上及所述一个或多个沟槽的所述表面上的隔离材料上。在一些实施例中，所述方法还包括在所述顶盖晶片的所述第二侧处及在位于所述顶盖晶片的所述第二侧处的所述一个或多个沟槽的所述表面处的所述导电材料上沉积保护层。

本公开的其他方面涉及一种制作集成cmos-mems器件的方法。所述方法包括：在第一衬底上制作cmos结构，所述cmos结构包括至少一个cmos器件及至少一个传导层。所述方法包括从顶盖晶片制作顶盖结构，其中所述制作所述顶盖结构包括对所述顶盖晶片的第一侧进行刻蚀以形成一个或多个空腔，在所述顶盖晶片的所述第一侧上沉积有隔离层。所述方法包括将所述顶盖结构结合到mems晶片以及形成至少延伸穿过所述mems晶片的至少一个硅插塞，所述至少一个硅插塞的第一侧结合到所述顶盖晶片的所述第一侧上的所述隔离层。所述方法包括将所述mems晶片共晶结合到所述第一衬底以及在所述顶盖晶片的第二侧处刻蚀一个或多个沟槽。所述方法还包括朝所述顶盖晶片的所述第二侧及所述一个或多个沟槽的内表面沉积导电材料，以形成导电接触件，所述导电接触件穿过所述顶盖晶片的所述第二侧处的所述沟槽中的一者且导电连接到所述至少一个硅插塞。在一些实施例中，所述方法还包括在所述微机电系统晶片中制作包括至少一个微机电系统器件的微机电系统结构。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。

[符号的说明]

30：集成cmos-mems器件

40：cmos衬底/第一衬底

45：cmos结构

46：结合氧化物

47：连接

48：顶层传导层/顶部传导层/顶部金属层

48a：焊盘/导电焊盘

48m：导电层

49：氧化硅层/熔融结合氧化物层/结合氧化物层

50：晶片/mems晶片

51、78：通孔

52：导电元件/金属导电元件

55：mems结构

56：硅插塞

58：传导焊盘

59：结合焊盘/导电结合焊盘

60：隔离层/氧化物层/氧化物/第二氧化物层

60t：第一氧化物层/氧化物

62、87：开口

65：界面

70：顶盖晶片

71：硅柱

71s：表面

72：沟槽环

74：多晶硅

75：空腔

76：沟槽

79：金属焊盘

80：顶盖结构

82：隔离氧化物层/隔离氧化物

85：导电接触件

86：导电布线层

88：钝化层

88a：氧化物层

88b：氮化硅层

90：pc板

95：金属球

200、300、400、500：方法

210、211、212、213、214、215、216、217、220、222、226、228、270、310、320、330、340、350、360、370、420、430、431、432、433、470、520、521、522、523、524、528、530、570、800、810、820、830、840、850：步骤

a-a'：观察平面

b：底部宽度

d：深度

h：高度

w：宽度

θ：侧壁角度