一种类金刚石保护薄膜及其制备方法

1.本发明属于薄膜材料技术领域，具体地说，涉及一种类金刚石保护薄膜及其制备方法。背景技术：2.微型化一直是微纳电子器件发展的重点方向。一方面，电子器件正常工作对散热和绝缘有相应的要求；另一方面，器件材料自身导热系数低(半导体、陶瓷材料导热系数一般仅0.1～10w·m‑1·k‑1)、器件封闭或半封闭、器件布置密集等因素制约了器件的散热；因此，器件散热的技术开发对电子器件的微型化发展和提升器件工作效率具有重要现实意义。不少学者对导热性能好的微纳电子器件进行了研究，如专利文献cn108752724a、专利文献cn111635548a及cn205258365u都有相关的报道。但是，上述公开文献中涉及到的功能材料在使用时厚度偏大，一般达到100μm以上、甚至毫米级别，与微纳电子器件的尺寸相当、甚至超过，明显增大了系统尺寸和重量。3.同时，在微纳电子器件在使用过程中，磨损问题日益突出，而磨损长期积累会引起系统失效等严重问题。微纳电子器件的磨损主要源于两个方面：一是部分结构/器件存在相对运动面(或点‑面)，与宏观机械系统一样，造成摩擦磨损；二是微表面间接触粘着效应造成的粘着磨损。4.针对微纳电子器件低效散热、磨损积累的问题，在其表面镀制高导热、低摩擦的高稳定类金刚石(dlc)薄膜，以亚微米至数微米的厚度实现散热、绝缘、耐磨的功能，是提高器件安全性、可靠性和使用寿命的较好的选择，且有利于提升微电子器件的微型化发展，本发明即提供了一种绝缘、导热、耐磨类的金刚石保护薄膜及其制备方法。技术实现要素：5.针对现有技术存在的不足，本发明提供一种类金刚石保护薄膜及其制备方法，制备得到的类金刚石保护薄膜具有绝缘、导热、耐磨的特性，克服了微纳电子器件散热难的问题和应用中存在的磨损问题，同时兼顾了电子器件表面绝缘的要求。6.为了实现上述目的，本发明采用以下技术方案：7.一种类金刚石保护薄膜，由下而上依次包括微纳电子器件基材、绝缘层带、内应力缓冲层和耐磨层带；所述绝缘层带包括含硅薄层和无掺杂dlc层，所述绝缘层带最下层为含硅薄层，然后依次交替分布有所述无掺杂dlc层及含硅薄层，所述内应力缓冲层由下而上依次包括h‑w:dlc层、m‑w:dlc层、l‑w:dlc层，所述耐磨层带包括金属层ⅱ及s‑w:dlc层，所述内应力缓冲层的最上层上依次交替分布有金属层ⅱ及s‑w:dlc层，所述耐磨层带的最上层为s‑w:dlc层。8.进一步的，所述微纳电子器件基材和绝缘层带之间还包括金属层ⅰ。9.本发明还要求保护上述类金刚石保护薄膜的制备方法，所述制备方法包括以下步骤：10.s1：选取微纳电子器件基材，并根据器件基材的材质种类进行相应处理；11.s2：先在步骤s1所得材料上镀制一层含硅薄层，然后依次循环镀制无掺杂dlc层以及含硅薄层，即得绝缘层带；循环镀制过程中所述无掺杂dlc层的厚度为300～500nm，所述含硅薄层的厚度为40～80nm，镀制循环次数为5～20次，所述无掺杂dlc层的总厚度不低于2000nm；12.s3：在步骤s2所述绝缘层带上镀制高浓度钨掺杂的dlc层，得h‑w:dlc层，所述h‑w:dlc层的厚度为100～200nm，所述h‑w:dlc层中钨掺杂的浓度为25～30at.％；13.s4：在步骤s3所述h‑w:dlc层上镀制中浓度钨掺杂的dlc层，得m‑w:dlcw层，所述m‑w:dlc层的厚度为100～200nm，所述m‑w:dlc层中钨掺杂的浓度为20～25at.％；14.s5：在步骤s4所述m‑w:dlc层上镀制低浓度钨掺杂的dlc层，得l‑w:dlc层，所述l‑w:dlc层的厚度为100～200nm，所述l‑w:dlc层中钨掺杂的浓度为15～20at.％；15.s6：在步骤s5所述l‑w:dlc层上依次循环镀制金属钨层与微浓度钨掺杂的dlc层，得金属层ⅱ与s‑w:dlc层交替分布的耐磨层带；所述金属层ⅱ的厚度为50～100nm；所述s‑w:dlc层的厚度为300～500nm，所述s‑w:dlc层中钨掺杂的浓度为5～15at.％；镀制循环次数为3～6次，所述s‑w:dlc层的总厚度为1500～2000nm。16.进一步的，所述含硅薄层由本征si或无掺杂sic中的一种或两种镀制而成。17.进一步的，步骤s1中所述微纳电子器件基材为金属或陶瓷中的一种时，对所述微纳电子器件基材进行如下处理：在所述微纳电子器件基材上镀制钨或钛中的一种，得金属层ⅰ，所述金属层ⅰ的厚度为50～100nm，且步骤s2中循环镀制前的含硅薄层厚度为50～100nm。18.进一步的，步骤s1中所述微纳电子器件基材为硅或锗材料中的一种时，微纳电子器件基材不做任何处理，且步骤s2中循环镀制前的含硅薄层厚度为20～30nm。19.进一步的，镀制方法为真空蒸镀、溅射镀膜、电弧沉积、离子镀膜、电子束沉积或分子束外延中的一种或多种。20.优选的，步骤s2、步骤s3、步骤s4、步骤s5、步骤s6中均采用脉冲激光沉积法进行镀制，所述脉冲激光沉积法中沉积源为紫外准分子krf激光，发射波长248nm、脉冲宽度20～30ns、重复频率<300hz；21.优选的，步骤s2中镀制真空度优于1×10‑3pa，靶面上的脉冲能量密度为8～10j·m‑1；22.优选的，步骤s3、步骤s4及步骤s5中镀制真空度优于1×10‑4pa，靶面上的脉冲能量密度为6～8j·m‑1；23.优选的，步骤s6中镀制真空度优于1×10‑4pa，靶面上的脉冲能量密度为8～10j·m‑1。24.优选的，所述无掺杂dlc层的纳米硬度为45～60gpa，电阻率≥1×109ω·m，导热系数≥600w·m‑1·k‑1；25.优选的，所述h‑w:dlc层、m‑w:dlc层及l‑w:dlc层的纳米硬度为30～45gpa，导热系数≥400w·m‑1·k‑1；26.优选的，所述s‑w:dlc层的纳米硬度为45～55gpa，导热系数≥500w·m‑1·k‑1，氮化硅为摩擦副的干摩擦系数≤0.08。27.通过上述技术方案，和现有技术相比，本发明能够实现如下有益效果：28.(1)本发明步骤s1中，根据微纳电子器件基材的不同进行相应的处理。微纳电子器件基材为金属、陶瓷等非半导体类材料时，类金刚石材料直接镀制容易脱落，因此先镀制与其具有很好结合力的过渡金属钨或钛作为粘附层，再通过本征si或无掺杂sic薄层，加强与类金刚石层的结合力；微纳电子器件基材为半导体材料(如硅、锗等)时，则可以省略步骤s1中的操作，直接镀制步骤s2所述的本征硅(si)或无掺杂碳化硅(sic)层，且其厚度可适当减薄至30～50nm。29.(2)本发明步骤s2中绝缘层带的电阻高，能够起到对低电压的绝缘作用；同时，考虑到无掺杂dlc层内应力大，自身容易崩裂的问题，在较厚的无掺杂dlc层中添加本征si层或无掺杂sic层，缓解内应力积累，起到稳定dlc层的作用。30.(3)本发明步骤s2中制备得到的无掺杂dlc层的纳米硬度达到45～60gpa，电阻率高于1×109ω·m，导热系数高于600w·m‑1·k‑1，具有金刚石相含量高的优点；同时纳米硬度高、电阻率高、导热系数高的性能更接近天然金刚石，可有效支撑上层膜层的抵抗挤压和刮擦。31.(4)考虑到钨掺杂浓度越高，钨掺杂dlc层的内应力越低，附着性能越高。因此，为提高微浓度的钨掺杂dlc层的附着性能，同时兼顾dlc层的内应力，本发明步骤s3～s5中，采用钨掺杂浓度逐渐降低的方法制备内应力缓冲层。32.(5)步骤s6是本发明的关键步骤，微浓度的钨掺杂dlc层(钨掺杂浓度5～15at.％)为摩擦系数最低的优化结果，在此浓度下的dlc层具有最好的耐磨损性能，因此将其作为保护薄膜的最外层；同时，在s‑w:dlc层中交替插入较薄的金属钨层，主要有两个作用：1)考虑到微浓度的钨掺杂dlc层仍具有较高内应力，插入较薄的金属钨层可以缓解其内应力的积累，提高膜层的附着性能；2)微浓度的钨掺杂dlc层具有高电阻率(略低于无掺杂dlc层)，摩擦会产生并积累大量电子而无法释放，达到一定数量后可能高于绝缘层带的击穿电压、引起保护膜层乃至微纳电子器件的损伤，插入的金属钨层可以通过接地或其他方式，导出电子、消除电子积累，进一步提高器件的安全性。33.(6)本发明提供的制备方法简单、可控，容易实现，而制备得到的类金刚石保护薄膜具有绝缘、导热、耐磨类的特性，能够满足微纳电子器件的使用需求及微型化发展方向，具有广阔的应用前景。附图说明34.图1为实施例1中类金刚石薄膜结构示意图。35.其中，附图标记说明如下：36.1、微纳电子器件基材；2、金属层ⅰ；3、绝缘层带；31、含硅薄层；32、无掺杂dlc层；4、内应力缓冲层；41、h‑w:dlc层；42、m‑w:dlc层；43、l‑w:dlc层；5、耐磨层带；51、金属层ⅱ；52、s‑w:dlc层。具体实施方式37.下面以具体实施例，进一步阐述本发明的技术方案。下述实施例仅用于说明本发明而不用于限制本发明的范围。38.特别地，本发明制备得到的类金刚石保护薄膜的测试指标主要包括硬度、电阻率、导热系数及干摩擦系数，其中硬度测试及干摩擦系数的测定方法如下：39.硬度测试：采用美国安捷伦(anglent)公司的nanoindenter g200型纳米压痕仪的动态接触模块(dcm)测定薄膜的纳米硬度和杨氏模量；根据“10％膜厚”测量原则，采用连续刚度法(csm)，分别选取5～10个不同区域进行测试，然后取平均值。测试方法参考gb/t 25898‑2010。40.干摩擦系数测试：采用美国cetr(center for tribology)公司的umt‑2型微摩擦磨损试验机(直线往复测试方式)测定薄膜的干摩擦系数。摩擦副为si3n4陶瓷球(半径2mm)，载荷1n、2n、5n，行程5mm，往复频率0.5hz，对摩时间根据不同测试要求设定，环境湿度45±3％，环境温度27±2℃。41.实施例142.一种类金刚石保护薄膜，由下而上依次包括微纳电子器件基材、金属层ⅰ、绝缘层带、内应力缓冲层和耐磨层带；所述绝缘层带包括含硅薄层和无掺杂dlc层，所述绝缘层带最下层为含硅薄层，然后依次交替分布有所述无掺杂dlc层及含硅薄层，所述内应力缓冲层由下而上依次包括h‑w:dlc层、m‑w:dlc层、l‑w:dlc层，所述耐磨层带包括金属层ⅱ及s‑w:dlc层，所述内应力缓冲层的最上层上依次交替分布有金属层ⅱ及s‑w:dlc层，所述耐磨层带的最上层为s‑w:dlc层。43.上述类金刚石保护薄膜的制备方法包括如下步骤：44.s1：选取陶瓷为微纳电子器件基材，在所述陶瓷基材镀制过渡金属钨，厚度为80nm；45.s2：先在步骤s1所得材料上镀制本征si层，厚度为80nm，然后依次循环镀制无掺杂dlc层以及本征si层，即得绝缘层带；所述本征si层的厚度为50nm，所述无掺杂dlc层的厚度为400nm，镀制循环次数为6次，所述无掺杂dlc层的总厚度为2400nm；46.s3：在步骤s2所述绝缘层带上镀制高浓度钨掺杂的dlc层，得h‑w:dlc层，所述h‑w:dlc层的厚度为150nm，所述h‑w:dlc层中钨掺杂的浓度为26at.％；47.s4：在步骤s3所述h‑w:dlc层上镀制中浓度钨掺杂的dlc层，得m‑w:dlcw层，所述m‑w:dlc层的厚度为150nm，所述m‑w:dlc层中钨掺杂的浓度为21at.％；48.s5：在步骤s4所述m‑w:dlc层上镀制低浓度钨掺杂的dlc层，得l‑w:dlc层，所述l‑w:dlc层的厚度为150nm，所述l‑w:dlc层中钨掺杂的浓度为16at.％；49.s6：在步骤s5所述l‑w:dlc层上依次循环镀制金属钨层与微浓度钨掺杂的dlc层，得金属层ⅱ与s‑w:dlc层交替分布的耐磨层带；所述金属层ⅱ的厚度为80nm；所述s‑w:dlc层的厚度为360nm，所述s‑w:dlc层中钨掺杂的浓度为8at.％；镀制循环次数为5次，所述s‑w:dlc层的总厚度为1800nm。50.本实施例中，所有镀层的制备方法均采用脉冲激光沉积法，其中，真空压力1×10‑4pa，沉积源为紫外准分子krf，激光的波长248nm、脉冲宽度25ns、重复频率30hz、靶面的脉冲能量密度8j·m‑1。51.本实施例中，所述无掺杂dlc层的纳米硬度为54gpa，电阻率≥1×109ω·m，导热系数≥600w·m‑1·k‑1；52.所述h‑w:dlc层、m‑w:dlc层及l‑w:dlc层的纳米硬度分别为48gpa、43gpa、38gpa，导热系数均≥400w·m‑1·k‑1；53.所述s‑w:dlc层的纳米硬度为52gpa，导热系数≥500w·m‑1·k‑1，氮化硅为摩擦副的干摩擦系数为0.07。54.经测试，本实施例中类金刚石保护薄膜的电阻率约7.9×1010ω·m，导热系数高于151w·m‑1·k‑1，以氮化硅为摩擦副的干摩擦系数为0.083。55.实施例256.一种类金刚石保护薄膜，由下而上依次包括微纳电子器件基材、绝缘层带、内应力缓冲层和耐磨层带；所述绝缘层带包括含硅薄层和无掺杂dlc层，所述绝缘层带最下层为含硅薄层，然后依次交替分布有所述无掺杂dlc层及含硅薄层，所述内应力缓冲层由下而上依次包括h‑w:dlc层、m‑w:dlc层、l‑w:dlc层，所述耐磨层带包括金属层ⅱ及s‑w:dlc层，所述内应力缓冲层的最上层上依次交替分布有金属层ⅱ及s‑w:dlc层，所述耐磨层带的最上层为s‑w:dlc层。57.上述类金刚石薄膜的制备方法包括如下步骤：58.s1：选取硅材料为微纳电子器件基材；59.s2：先在步骤s1所得材料上镀制本征si层，厚度为25nm，然后依次循环镀制无掺杂dlc层以及无掺杂sic层，即得绝缘层带；所述无掺杂sic层的厚度为60nm，所述无掺杂dlc层的厚度为450nm，镀制循环次数为5次，所述无掺杂dlc层的总厚度为2250nm；60.s3：在步骤s2所述绝缘层带上镀制高浓度钨掺杂的dlc层，得h‑w:dlc层，所述h‑w:dlc层的厚度为180nm，所述h‑w:dlc层中钨掺杂的浓度为28at.％；61.s4：在步骤s3所述h‑w:dlc层上镀制中浓度钨掺杂的dlc层，得m‑w:dlcw层，所述m‑w:dlc层的厚度为130nm，所述m‑w:dlc层中钨掺杂的浓度为23at.％；62.s5：在步骤s4所述m‑w:dlc层上镀制低浓度钨掺杂的dlc层，得l‑w:dlc层，所述l‑w:dlc层的厚度为170nm，所述l‑w:dlc层中钨掺杂的浓度为17at.％；63.s6：在步骤s5所述l‑w:dlc层上依次循环镀制金属钨层与微浓度钨掺杂的dlc层，得金属层ⅱ与s‑w:dlc层交替分布的耐磨层带；所述金属层ⅱ的厚度为60nm；所述s‑w:dlc层的厚度为400nm，所述s‑w:dlc层中钨掺杂的浓度为7at.％；镀制循环次数为4次，所述s‑w:dlc层的总厚度为1600nm。64.本实施例中，所有镀层的制备方法均采用脉冲激光沉积法，其中，真空压力1×10‑4pa，沉积源为紫外准分子krf，激光的波长248nm、脉冲宽度25ns、重复频率30hz、靶面的脉冲能量密度8j·m‑1。65.经测试，本实施例中类金刚石保护薄膜的电阻率约7.7×1010ω·m，导热系数高于157w·m‑1·k‑1，以氮化硅为摩擦副的干摩擦系数为0.078。66.实施例367.一种类金刚石保护薄膜，由下而上依次包括微纳电子器件基材、绝缘层带、内应力缓冲层和耐磨层带；所述绝缘层带包括含硅薄层和无掺杂dlc层，所述绝缘层带最下层为含硅薄层，然后依次交替分布有所述无掺杂dlc层及含硅薄层，所述内应力缓冲层由下而上依次包括h‑w:dlc层、m‑w:dlc层、l‑w:dlc层，所述耐磨层带包括金属层ⅱ及s‑w:dlc层，所述内应力缓冲层的最上层上依次交替分布有金属层ⅱ及s‑w:dlc层，所述耐磨层带的最上层为s‑w:dlc层。68.上述类金刚石薄膜的制备方法包括如下步骤：69.s1：选取锗材料为微纳电子器件基材；70.s2：先在步骤s1所得材料上镀制无掺杂sic层，厚度为28nm，然后依次循环镀制无掺杂dlc层以及本征si层，得绝缘层带；所述无掺杂sic层的厚度为45nm，所述无掺杂dlc层的厚度为350nm，镀制循环次数为7次，所述无掺杂dlc层的总厚度为2450nm；71.s3：在步骤s2所述绝缘层带上镀制高浓度钨掺杂的dlc层，得h‑w:dlc层，所述h‑w:dlc层的厚度为140nm，所述h‑w:dlc层中钨掺杂的浓度为25at.％；72.s4：在步骤s3所述h‑w:dlc层上镀制中浓度钨掺杂的dlc层，得m‑w:dlcw层，所述m‑w:dlc层的厚度为170nm，所述m‑w:dlc层中钨掺杂的浓度为24at.％；73.s5：在步骤s4所述m‑w:dlc层上镀制低浓度钨掺杂的dlc层，得l‑w:dlc层，所述l‑w:dlc层的厚度为130nm，所述l‑w:dlc层中钨掺杂的浓度为18at.％；74.s6：在步骤s5所述l‑w:dlc层上依次循环镀制金属钨层与微浓度钨掺杂的dlc层，得金属层ⅱ与s‑w:dlc层交替分布的耐磨层带；所述金属层ⅱ的厚度为80nm；所述s‑w:dlc层的厚度为350nm，所述s‑w:dlc层中钨掺杂的浓度为8at.％；镀制循环次数为5次，所述s‑w:dlc层的总厚度为1750nm。75.本实施例中，步骤s2中的循环镀制以及步骤s3、步骤s4、步骤s5、步骤s6中均采用脉冲激光沉积方法进行镀制，其中，真空压力1×10‑4pa，沉积源为紫外准分子krf，激光的波长248nm、脉冲宽度25ns、重复频率30hz。76.本实施例中，步骤s2中靶面上的脉冲能量密度为9j·m‑1；77.步骤s3、步骤s4及步骤s5中靶面上的脉冲能量密度为7j·m‑1；78.步骤s6中靶面上的脉冲能量密度为9j·m‑1。79.本实施例中，步骤s2中无掺杂sic层的镀制采用磁控溅射镀制，靶材为硅，基本真空优于8×10‑4pa，充入ar/ch4混合气体后，气压保持3～5pa，溅射功率150w，起辉后，气压调节至0.6～1pa。80.经测试，本实施例中类金刚石保护薄膜的电阻率约7.8×1010ω·m，导热系数高于150w·m‑1·k‑1，以氮化硅为摩擦副的干摩擦系数为0.080。81.应当指出，以上所述具体实施方式可以使本领域的技术人员更全面地理解本发明，但不以任何方式限制本发明。因此，本领域技术人员应当理解，仍然可以对本发明进行修改或者等同替换；而一切不脱离本发明的精神和技术实质的技术方案及其改进，其均应涵盖在本发明专利的保护范围当中。