一种半导体结构的制造方法与流程

1.本申请涉及半导体制造技术领域，具体来说，涉及一种半导体结构的制造方法。背景技术：2.压电式麦克风的基本结构包含一层振动复合膜层和振动复合膜层下方的空腔组成。空腔的尺寸影响压电式麦克风的灵敏度和谐振频率。在实际工艺过程中，由于晶圆面内工艺均匀性存在差异，导致晶圆的中间区域和边缘区域处的空腔尺寸存在差异，严重影响晶圆的整体器件的均匀性，这导致后期对晶圆的器件的检测成本大大增加。技术实现要素：3.针对相关技术中的问题，本申请提出一种半导体结构的制造方法，能够获得尺寸均匀的空腔，有利于提高晶圆的整体器件的均匀性。4.本申请的技术方案是这样实现的：5.根据本申请的一个方面，提供了一种半导体结构的制造方法，包括：6.提供具有环形凹槽的衬底；7.在所述衬底的上表面形成阻挡层，所述阻挡层填充所述环形凹槽；8.在所述阻挡层上方形成功能层；9.蚀刻所述衬底的下表面以形成空腔，直至到达所述功能层时停止蚀刻。10.其中，形成所述阻挡层的方法包括：热氧化所述衬底以形成所述阻挡层。11.其中，所述衬底的材料包括硅，热氧化后形成阻挡层的材料包括氧化硅。12.其中，所述氧化硅的厚度为0.1um至3um。13.其中，形成所述阻挡层的步骤包括：在所述衬底的上表面形成金属层，所述金属层填充所述环形凹槽。14.其中，所述金属层的材料包括铝、钨、铜、金。15.其中，在所述阻挡层上方形成功能层的步骤包括：16.在所述阻挡层上方依次形成支撑层、第一电极层、压电层和第二电极层。17.其中，蚀刻所述衬底的下表面以形成空腔的步骤包括：18.光刻和深硅蚀刻直至露出的所述阻挡层的下表面与所述衬底的上表面平齐；19.进一步地湿法蚀刻直至露出所述功能层，从而形成所述空腔。20.其中，所述阻挡层的侧壁暴露在所述空腔内。21.本申请利用阻挡层和衬底的材料具有不同的蚀刻选择比，在进行光刻、深硅蚀刻和湿法蚀刻后能获得的空腔的上顶角接近于90度，从而有利于空腔上方的功能层保持一致性。而且，晶圆的中间区域和边缘区域的空腔尺寸相对一致，进而有利于提高该晶圆的各个半导体结构的一致性。附图说明22.为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。23.图1至图5示出了根据一些实施例提供的半导体结构的制造方法的中间阶段的示意图。具体实施方式24.下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。25.参见图1，根据本申请的实施例，提供了一种半导体结构的制造方法，该方法可以形成形状规则的空腔12，具体的，该空腔12的各个上顶角接近90度，从而有利于空腔12上方的功能层保持一致性。该半导体结构包括具有空腔12的mems(micro-electro-mechanical system，即微电子机械系统)结构，例如压电mems麦克风、压电mems扬声器、或其他mems传感器或执行器。以下将详细介绍该半导体结构的制造方法。26.参见图1，步骤s101,提供具有环形凹槽11的衬底10。衬底10包括硅或任何合适的硅基化合物或衍生物(例如硅晶片、soi、sio2/si上的多晶硅)。环形凹槽11可通过蚀刻步骤形成。27.参见图2，步骤s102，在衬底10的上表面形成阻挡层20，阻挡层20填充环形凹槽11。在一些实施例中，可以通过热氧化衬底10的硅材料来形成氧化硅，该氧化硅用作阻挡层20。氧化硅的厚度为0.1um至3um。优选的，氧化硅的厚度为0.5um至2um。在一些实施例中，可以在衬底10的上表面形成金属层，金属层填充环形凹槽11。金属层用作阻挡层20。金属层的材料包括铝，钨，铜，金。形成金属层的方法包括沉积、溅射或其他合适的方法。28.参见图3，步骤s103，在阻挡层20上方形成功能层。该功能层包括支撑层30、第一电极层40、压电层50和第二电极层60。具体的形成功能层的方法如下：29.在衬底10上方形成支撑层30。支撑层30包括氮化硅(si3n4)、氧化硅、单晶硅、多晶硅构成的单层或者多层复合膜结构或其他合适的支撑材料。优选的，支撑层30的厚度为0.4um至3um。30.在支撑层30上方形成第一电极层40。31.在第一电极层40上方形成压电层50。32.在压电层50上方形成第二电极层60。压电层50可将施加的压力转换成电压，并且第一电极层40和第二电极层60可将所产生的电压传送至其他集成电路器件。在一些实施例中，压电层50包括氧化锌、氮化铝、有机压电膜、锆钛酸铅(pzt)、钙钛矿型压电膜或其他合适的材料。第一电极层40和第二电极层60包括铝、金、铂、钼、钛、铬以及它们组成的复合膜或其他合适的材料。优选的，第一电极层40的厚度为0.05um至0.5um，压电层50的厚度为0.4um至3um，第二电极层60的厚度为0.05um至0.5um。33.参见图4，步骤s104，蚀刻衬底10的下表面以形成空腔12，直至到达功能层时停止蚀刻。具体的，该步骤s104包括：34.光刻和深硅蚀刻直至露出的阻挡层20的下表面与衬底10的上表面平齐；参见图5，进一步地湿法蚀刻直至露出功能层，具体的是露出支撑层30，从而形成空腔12。35.值得注意的是，环形的阻挡层20的侧壁暴露在空腔12内。当半导体结构的制造方法不采用阻挡层20时，进行深硅蚀刻后获得的空腔12的上顶角(即空腔12与功能层的接合处)一般呈锐角或钝角，不利于获得一致性良好的功能层。另外，在晶圆的中间区域和边缘区域处的空腔12由于蚀刻速率不同，也容易导致中间区域和边缘区域处的空腔12的尺寸不均匀。本申请利用阻挡层20和衬底的材料具有不同的蚀刻选择比，在进行光刻、深硅蚀刻和湿法蚀刻后能获得的空腔12的上顶角接近于90度，从而有利于空腔12上方的功能层保持一致性。而且，晶圆的中间区域和边缘区域的空腔12尺寸相对一致，进而有利于提高该晶圆的各个半导体结构的一致性。36.以上仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。技术特征：1.一种半导体结构的制造方法，其特征在于，包括：提供具有环形凹槽的衬底；在所述衬底的上表面形成阻挡层，所述阻挡层填充所述环形凹槽；在所述阻挡层上方形成功能层；蚀刻所述衬底的下表面以形成空腔，直至到达所述功能层时停止蚀刻。2.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述阻挡层的方法包括：热氧化所述衬底以形成所述阻挡层。3.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述衬底的材料包括硅，热氧化后形成阻挡层的材料包括氧化硅。4.根据权利要求3所述的半导体结构的制造方法，其特征在于，所述氧化硅的厚度为0.1um至3um。5.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述阻挡层的步骤包括：在所述衬底的上表面形成金属层，所述金属层填充所述环形凹槽。6.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述金属层的材料包括铝、钨、铜、金。7.根据权利要求1所述的半导体结构的制造方法，其特征在于，在所述阻挡层上方形成功能层的步骤包括：在所述阻挡层上方依次形成支撑层、第一电极层、压电层和第二电极层。8.根据权利要求1所述的半导体结构的制造方法，其特征在于，蚀刻所述衬底的下表面以形成空腔的步骤包括：光刻和深硅蚀刻直至露出的所述阻挡层的下表面与所述衬底的上表面平齐；进一步地湿法蚀刻直至露出所述功能层，从而形成所述空腔。9.根据权利要求8所述的半导体结构的制造方法，其特征在于，所述阻挡层的侧壁暴露在所述空腔内。技术总结本申请公开了一种半导体结构的制造方法，包括：提供具有环形凹槽的衬底；在所述衬底的上表面形成阻挡层，所述阻挡层填充所述环形凹槽；在所述阻挡层上方形成功能层；蚀刻所述衬底的下表面以形成空腔，直至到达所述功能层时停止蚀刻。基于该方法能获得的空腔的上顶角接近于90度，从而有利于空腔上方的功能层保持一致性。而且，晶圆的中间区域和边缘区域的空腔尺寸相对一致，进而有利于提高该晶圆的各个半导体结构的一致性。导体结构的一致性。导体结构的一致性。技术研发人员：夏永禄 刘端受保护的技术使用者：安徽奥飞声学科技有限公司技术研发日：2021.10.29技术公布日：2022/2/8