有源晶圆键合架构的CMUT-on-CMOS的超声换能器及制造方法与流程

有源晶圆键合架构的cmut-on-cmos的超声换能器及制造方法技术领域1.本发明涉及超声换能器及其芯片制造方法，尤其是涉及一种有源晶圆键合架构的cmut-on-cmos的超声换能器及制造方法。背景技术：2.超声诊断仪，通过其超声探头，向人体发射超声波，并利用其在人体器官、组织的传播过程中，由于声波的反射、折射、衍射而产生的各种信息，将其接收、放大和进行信息处理，形成图像，最终在显示器上显示。在人类社会进入大医疗时代，医学超声应用得到快速发展。从医学成像，如胎儿b超，到肝脏，肾脏扫描，超声扫描已遍及全世界。与其他成像技术相比，超声成像技术具有对患者无创伤无痛苦、实时性好、安全、价格低廉等优点，在预防、诊断、治疗疾病患者中有很高的使用率，广泛应用于消化科、妇科、产科、泌尿科、胸科、小器官、儿科、心脏科、急诊等多种检临床检查， 且逐渐与其他临床科室结合，发展出消化科(超声内镜)、心外科(血管内超声)等检查应用，目前超声已是不可或缺的检查方法。3.超声技术与产品也在快速进入人们的日常生活。智能手机手机指纹识别不仅快捷，方便，也大大地提高了用户安全性。汽车中装了超声测距传感器后，能保持驾驶与倒车，停车安全距离，十分方便。进而广之，mems超声波传感器已进入无人机及机器人等应用领域。超声波传感器在工业控制中也有广泛应用。例如，探测飞机机翼表面的形状改变，检测是否有结冰，从而影响飞行安全。超声波传感器安装在飞机发动机上，可以实时探测发动机引擎是否有裂纹，及时发现问题，进行维修，替换。4.传统超声探头是用压电陶瓷晶体机械切割、排列、金属互连布线的方法实现的，首先取一块压电陶瓷晶体，固定在支撑衬底上，沿x， y 方向进行机械切割。这种加工方式成品率低，容易造成机械损伤，成本难以管控，很难做到大规模生产。更重要的是，机械加工精度低，最小成品晶体的尺寸受到限制，达不到高分辨率医学成像对pmut日益缩小尺寸的要求。5.基于互补型金属氧化物半导体( cmos) 工艺的 mems （微机电系统）技术开始受到重视，被视为超声传感器的发展方向。半导体mems 超声传感器得益于cmos工艺的高精度，高成品率，是最有希望实现高分辨率医学超声阵列传感器的技术。半导体mems 超声传感器分为压电陶瓷超声换能器(piezoelectric micromachined ultrasonic transducers；pmut)与电容式超声换能器(capacitive micromachined ultrasonic transducer；cmut)两大类。压电陶瓷超声换能器pmut需要特殊的压电材料，常用的有aln (氮化铝) 和 pzt （锆钛酸铅，pb(zrti)o3, 简写pzt）。这些材料及其工艺制程与标准cmos 工艺相比，还有相当程度的差异。例如pzt 材料，必须有特殊的，与cmos工艺不同的，淀积设备，腐蚀与清洗设备，需要相当程度的投资。电容式超声换能器则能使用与cmos兼容的材料制造，不需要特殊的机器设备，因而应用比压电陶瓷超声换能器早，也较普遍。6.然而，电容式超声换能器的正常工作，需要诸多的电路支持。图1 是一个典型的cmut 系统的电路框图。首先，cmut工作需要有高压（通常40-80伏电压）脉冲驱动电路，包括高压源电路，脉冲调制电路与控制电路等。如图所示，换能器脉冲调制模块10，自高压源电路101产生高压，透过高压脉冲控制电路102以产生特定超声频率的脉冲驱动信号，驱动cmut振动，产生超声波发射出去。这是超声的发射过程。当超声被扫描物，例如人的不同器官，反射回来时，超声发射/接收转换电路103将电路转换到低电压工作模式，cmut接收到超声波而产生振动，将振动幅度转化成电容变化电学信号，输入模拟/数字转换模块20，经由低噪声信号放大器104，进一步进入可变增益控制电路105作信号放大，进而由模拟/数字转换电路106，将模拟信号转化成数字信号，输出到微处理器，再通过超声成像算法形成超声图像。7.不管是在超声发射模式，还是在超声接收模式，cmut都需要多块cmos的模拟电路及数字电路配合其工作。如果cmut 系统电路框图中的不同电路都由分立的ic 封装电路来完成，实现这一系统将需要多块ic ，在印刷电路板上压焊互连，这一系统会有相当大的体积。对大型的超声系统，例如落地式超声扫描仪，这可能不是问题。但在今天，超声扫描仪小型化，便携式的呼声日益提高，超声扫描仪必须减小体积。8.mems-on-cmos是把mems（micro electrical-mechanical system）微电机系统传感器做在cmos 芯片上方，实现高密度单片集成的半导体传感器技术。电容式超声换能器，也像其它mems 技术一样，希望借助cmut-on-cmos的技术路径，提高集成度，向小型化迈进。cmut-on-cmos可将原来的两个芯片，通过单片集成的方式，垂直叠加起来，从而缩小平面尺寸，减少封装ic的数目，减小系统体积。9.然而，在cmos上方建造cmut，材料的选择及工艺加工过程会受到制约。例如，从材料机械性能，工艺重复性，均匀性考虑，硅材料是很好的cmut的机械衬底层。但在cmos ic上方，由于硅单晶生长条件的限制，例如硅外延的温度在1000度以上，根本没有办法在cmos 晶圆上形成单晶硅机械层。目前大多数的cmut-on-cmos，cmut电容电极材料选择铝材料，机械层则大多选择二氧化硅sio2，氮化硅sin，sio2/sin的组合层，或多晶硅等。但是，这些材料都是非单晶材料，晶格晶相的无序，使得材料内部的应力，材料界面匹配等存在均匀性，重复性差的问题，cmut电容电极的初始状态可能不是水平的，cmut阵列中每个单元的初始状态也可能杂乱不同。另外，无序的非晶材料，在cmut快速，长时间振动后，易出现机械疲劳，造成相关的cmut参数的不稳定，产生漂移，对产品性能稳定性，工作可靠性带来负面影响。10.为此，人们采用soi（silicon on insulator）材料来制造cmut阵列。soi能提供很薄的单晶硅材料（通常在零点几到几微米），单晶硅薄层与体硅之间有一层二氧化硅层，便于用腐蚀方法分离，只留下单晶硅作cmut机械层。但是，这一途径的缺点是：soi本身材料昂贵，显著增加cmut的工艺成本。同时，基于soi材料的cmos工艺与标准cmos工艺也不尽相同，增加了工艺复杂性。技术实现要素：11.为了解决上述技术问题，本发明提出一种cmut-on-cmos超声换能器，它以有预制cmos器件的有源晶圆键合为基础，将cmut器件与cmos器件通过晶圆堆叠，减薄，三维金属垂直互连等流程，实现高密度超声换能器与多层cmos电路的单片系统集成。12.本发明同时公开这种cmut-on-cmos超声换能器的芯片制造技术。其中，所采用的有源晶圆键合及减薄技术，以及晶圆之间的垂直互连，能够在8寸与12寸实现。本专利公开的工艺流程，不需要使用昂贵的soi材料就能实现单晶硅振动机械层，工艺经济，集成度高，容易大规模生产。13.本发明提供一种单芯片cmut-on-cmos超声换能器的制造方法，所述方法包括：形成第一晶圆，其中所述第一晶圆不包括绝缘体上硅(soi)材料，预制有cmos电路及cmut第一电极；形成第二晶圆，其中所述第二晶圆不包括绝缘体上硅(soi)材料，预制有cmos电路、空腔体及cmut第二电极；将所述第一晶圆和所述第二晶圆面对面进行融熔键合；将所述第二晶圆减薄，以形成单晶硅的机械层；制作两晶圆垂直互连的的氧化层穿孔(tov)及金属互连。14.优选地，所述减薄包含机械研磨。15.优选地，所述减薄包含化学腐蚀。16.优选地，所述减薄包含cmp化学机械抛光。17.优选地，形成第二晶圆包括高压晶体管漏端设计或高/低压器件隔离步骤。18.本发明还提供一种单芯片cmut-on-cmos超声换能器，包括：第一芯片，其中所述第一芯片包括硅衬底及衬底材料，所述衬底预制有cmos电路，所述衬底材料预制有cmut第一电极及至少两层金属互连；第二芯片，其中所述第二芯片预制有cmos电路、空腔体及cmut第二电极；其中所述第一芯片和所述第二芯片通过将所述第一芯片和所述第二芯片面对面进行融熔键合相结合；所述第二芯片包括减薄的单晶硅层以形成cmut的机械层。19.优选地，所述单芯片超声换能器具有三层半导体器件架构，其中第二芯片自背面减薄，具有cmos电路位于cmut的机械层的同一层。20.优选地，所述第二芯片预制有高压源电路。附图说明21.图1是一个典型的cmut 系统的电路框图。22.图2是根据本发明的实施例的一种超声换能器的剖面示意图。23.图3是根据本发明的实施例的第一晶圆的剖面示意图。24.图4是根据本发明的实施例的第二晶圆的剖面示意图。25.图5是根据本发明的另一实施例的第二晶圆的剖面示意图。26.图6是根据本发明的实施例的一种超声换能器的制造方法的流程图。27.图7是图6的减薄步骤的流程图。具体实施方式28.下面结合附图和实施例对本发明作进一步的详细说明。以下配合图式及本发明的较佳实施例，进一步阐述本发明为达成预定发明目的所采取的技术手段。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。在各个附图中，相同的组件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。29.在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。30.需要说明的是，本发明的实施例以特定的顺序对工艺步骤进行描述，这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。在本发明的不同实施例中，可以根据工艺的调节来调整各步骤的先后顺序。31.本发明可以各种形式呈现，以下将描述其中一些示例。32.图2示出根据本发明的实施例的超声换能器的剖面示意图。如图2中所示，本发明中的超声换能器1包括第一芯片160及第二芯片300，其中第一芯片160來自第一晶圓16，第二芯片300來自第二晶圓30。第一芯片160具有硅衬底及衬底材料，衬底预制有cmos电路1601，衬底材料预制有cmut第一电极112及金属互连；第二芯片300预制有cmos电路3001、空腔体120及cmut第二电极114。33.第一芯片160和第二芯片300通过将第一晶圆16和第二晶圆30面对面进行融熔键合相结合，形成键合氧化层界面121。第二芯片300经自背侧减薄具有1至4微米的单晶硅层以形成cmut的机械层130。减薄方式可透过机械研磨、化学蚀刻、化学机械抛光等程序。超声换能器1具有贯穿第一芯片160和第二芯片300的氧化层贯穿孔400，以实现cmut与cmos之间的电学连接，并于第二芯片背侧具有金属互连401。超声换能器1于第一芯片侧具有正反面硅穿孔162与第一芯片的硅衬底垂直互连，穿过第一芯片16的硅衬底，连接铝金属硅穿孔垫162-2与延伸到外部的硅穿孔焊球162-3，将超声换能器1与印刷电路板的连接延伸到背面，完全避免使用金属引线压焊，大大减小封装体积。超声换能器1具有至少三层半导体器件架构，如图所示，由下而上，包括第一芯片160的cmos电路(第一层)，及第二芯片300具有的双层半导体器件架构。第二芯片300至少包括两个硅层，即空腔体120所在的硅器件层(第二层)，以及机械层130與cmos电路1301所在的硅器件层(第三层)。在靠近第一芯片160的cmos电路的硅器件层可以制作用作超声换能器1的底电极112，其工艺在晶圆在键合与减薄之前完成，而远离cmos晶片的硅器件层可以用作膜片(机械层)，并且可以对这些结构进行合适的电连接以控制膜片的操作(例如，通过施加电压来致动膜片(或引起膜片的振动))。34.第一晶圆16和第二晶圆30是根据单芯片(soc)的cmut-on-cmos超声换能器设计要求，分配那些 cmos 电路做在第一晶圆16中，那些cmos 电路做在第二晶圆30中，从而进行cmos晶圆工艺流程，制造第一晶圆16及第二晶圆30。例如，由于在超声换能系统中换能器脉冲调制模块需要支持高电压脉冲控制与输出，因此可将换能器脉冲调制模块相关的高压电路，预制在第一晶圆16，而其他例如模拟信号处理模块所需的低压低噪电路，预制在第二晶圆30，如此可将高低压电路分别于不同的晶圆制造，使得晶圆制造流程简化，可分别应对高压电路和低压电路的制程需求，采取适当的蚀刻、掺杂、曝光、显影等步骤，不会相互干扰。在完成的超声换能器中，由于高压电路模块和低压电路模块分别制造，且有所隔离，不易产生相互信号的干扰，整体性能更为优良。35.图3示出根据本发明的实施例的第一晶圆的剖面示意图。第一晶圆16的制造流程包括但不限于：制造nmos， pmos晶体管，完成器件隔离，金属互连，构成所需cmos电路。视单芯片集成度的要求，第一晶圆工艺可能需要多层（6到8层）金属互连，为简化起见，图中只画两层金属，第一层金属201，第二层金属202，以及第一层金属与第二层金属之间的连接孔212。金属层数的多少，不影响架构描述。需要特别考虑的是，在形成第一晶圆16时，需要预留金属结构在后续工艺中完成晶圆之间的电学连接，包括垂直互连的腐蚀停止层，氧化层贯穿孔(through oxide via; tov)400，氧化层贯穿孔400与第一晶圆16，第二晶圆30的金属连接等。用来做cmut的下层金属电极的cmut第一电极112也在第一晶圆16键合与减薄之前在第一晶圆16中形成。36.图4示出根据本发明的实施例的第二晶圆的剖面示意图。第二晶圆30的制造流程包括但不限于：制造nmos， pmos晶体管，完成高/低压器件隔离，金属互连，构成所需cmos电路。第二晶圆30需要制造超声换能器单芯片系统所需而分配的cmos辅助电路。具体来说，如果第一晶圆16是低压低噪cmos电路的话，第二晶圆30则必须制造高压cmos电路，其中包括高压源电路（charge pump等），高压脉冲调制与控制电路，高压开关转换电路等。相反地，如果第一晶圆16是高压cmos电路的话，第二晶圆30则必须制造低压低噪cmos电路。37.本实施例中，第二晶圆30需要制造高压cmos电路，因此需要制造高压bcd（bipolar-cmos-dmos）器件，或者ldmos器件。高压bcd器件，或者ldmos器件包括高压dmos晶体。bcd工艺较标准cmos流程复杂，需要增加光罩完成高压氧化层，高压晶体管漏端设计，高/低压器件隔离等。其中高压电路制程，需要额外的光罩制作较厚的栅氧化层，ldmos漏端掺杂，更同时需要高压隔离阱，这里不详细叙述，可在实际工作时按照工作需求依习知工艺技术选用完成。此外，视单芯片集成度的要求，第二晶圆30工艺可能需要多层（3到6层）金属互连，为简化起见，图中只画两层金属，第一层金属301，第二层金属302，以及第一层金属301与第二层金属302之间的接触孔312。金属层数的多少，不影响架构描述。此外，与第一晶圆16相同，形成第二晶圆30时需要特别考虑需要预留金属结构在后续工艺中完成晶圆之间的电学连接，包括垂直互连的腐蚀停止层，氧化层贯穿孔400，氧化层贯穿孔400与第一晶圆16，第二晶圆30的金属连接等。第二晶圆30中同时要形成cmut的关键结构，空腔体120。空腔体的大小，深浅可以具有针对最终形成的超声换能器的期望操作(例如，就操作频率，电压而言)而设计跨度与深度d。在一些实施方案中，深度d可以是约2微米、至约10微米之间、机械层的厚度，用来做cmut的上层金属电极的cmut第二电极114电极等均需特别设计，例如，较厚的机械层，较厚的上层金属，相对降低cmut的振动幅度，减少了输出功率。38.图5示出根据本发明的又一实施例的第二晶圆31的剖面示意图，其中具有多层金属连接，包括第一层金属301，第二层金属302，以及第一层金属301与第二层金属302之间的接触孔312。金属层数的多少，不影响架构描述。39.图6是根据本发明的实施例的一种超声换能器的制造方法的流程图，描述根据本发明制造超声换能器的方法的各个阶段。40.首先，根据单芯片(soc)的超声换能器设计要求，分配那些 cmos 电路做在第一晶圆16中，那些cmos 电路做在第二晶圆30中，从而进行cmos晶圆工艺流程，制造第一晶圆16及第二晶圆30。41.步骤s10,形成第一晶圆。准备第一晶圆，在表面生长100纳米左右的二氧化硅形成硅衬底，在硅衬底上制作cmos单元。cmos电路工艺采用业界标准流程实现。包括如下步骤，s101：（a）准备初始材料p型硅，（b）形成二氧化硅缓冲层，（c）光刻胶涂敷，（d）n型井刻蚀，（e）腐蚀n-井二氧化硅层，（f）、（g）扩散或离子注入形成n-井，（h）去除二氧化硅缓冲层。进一步包括如下步骤，s102：（a）晶体管栅氧化、多晶硅淀积，（b）多晶硅栅光刻、腐蚀，（c）光刻胶涂敷，（d）n + 源/漏区、n-井连接区光刻，（e）源/漏区离子注入，（f）去除光刻胶。进一步包括如下步骤，s103：（a）p+ 源/漏区、 p-忖底连接区形成（经过光刻，离子注入，去胶，褪火工艺等），（b）ild 电学隔离层形成，包括非掺杂二氧化硅淀积、掺杂二氧化硅淀积、回流、contact 金属接触孔光刻、腐蚀等步骤，（c）金属互连层形成，包括接触金属溅射、铝金属淀积、金属层光刻、腐蚀、去胶等步骤。42.步骤s11,形成第二晶圆。准备第二晶圆，在表面生长100纳米左右的二氧化硅形成硅衬底，在硅衬底上制作cmos单元，背面采用p-/p+ 外延片，p‑ꢀ外延层的厚度与cmut机械层厚度有关。如上所述，依照单芯片(soc)的超声换能器设计要求和电路分配，分别在第一晶圆16及第二晶圆30制造nmos， pmos晶体管，完成器件隔离，金属互连，构成所需cmos电路。视单芯片集成度的要求，第二晶圆30工艺可能需要多层（3到6层）金属互连，为简化起见，图中只画两层金属，第一层金属301，第二层金属302，以及第一层金属301与第二层金属302之间的接触孔312。金属层数的多少，不影响架构描述。此外，与第一晶圆16相同，形成第二晶圆30时需要特别考虑需要预留金属结构在后续工艺中完成晶圆之间的电学连接，包括垂直互连的腐蚀停止层，氧化层贯穿孔400，氧化层贯穿孔400与第一晶圆16，第二晶圆30的金属连接等。与第一晶圆不同的是，第二晶圆30还形成有cmut的关键结构空腔体120及cmut第二电极114。又，依照电路分配，第二晶圆30可能具有高压电路和高压器件如高压bcd器件、ldmos器件等。由于bcd工艺较标准cmos流程复杂，需要增加光罩完成高压氧化层，高压晶体管漏端设计，高/低压器件隔离等。其中高压电路制程，需要额外的光罩制作较厚的栅氧化层，ldmos漏端掺杂，更同时需要高压隔离阱。以上工序，也包含在形成第二晶圆的步骤中，可在实际工作时按照工作需求依习知工艺技术选用完成。其中形成第一晶圆和第二晶圆的步骤可对调，并非代表特定的先后顺序，本发明不以此为限。43.步骤s12,将第一晶圆与第二晶圆面对面进行二氧化硅融熔键合。先将晶圆表面进行等离子处理，接着将两晶圆面对面，对准，加压，融熔键合。键合后退火。其键合采用低温制程，键合温度以不超过cmos ic通常会受损的450°c为主。但为确保两个晶圆的强的接合，高温的制程可搭配被使用，例如，在一例如是低温融熔键合的低温晶圆接合后，一高温的退火可被使用。44.步骤s13, 将第二晶圆减薄，以形成单晶硅的机械层。45.键合后的堆叠晶圆在第二晶圆30一侧进行硅片减薄。需要减薄的第二晶圆30采用p-/p+ 外延片。p‑ꢀ外延层的厚度与减薄后所需硅单晶厚度有关，而这个单晶硅层将是超声换能器的重要结构，机械层的主要组成部分。46.参照图7，说明减薄步骤的更详细流程图。减薄过程包括，第一步，步骤s131粗磨减薄，通常是机械研磨。机械研磨后，第二晶圆背面可减薄至小于150微米；第二步是步骤s132化学腐蚀减薄。选择合适的化学试剂，其腐蚀速度与硅片的掺杂浓度强相关。p+ 的腐蚀速度远远高于p‑ꢀ硅晶体。因此能够实现硅片减薄的关键目标，即化学腐蚀能够很均匀地停留在p-/p+外延层的界面，减薄后的硅片可至5～10微米厚度，均匀性可以达到+/‑ꢀ0.2 微米。这一均匀性要求对高阵列密度的超声产品，以及在机械层中所制造的cmos 器件与电路的性能参数非常重要。较薄的硅层厚度，会降低高压电路的击穿电压。硅层厚度不均匀，后面氧化层贯穿孔腐蚀的均匀性及良率会受到影响。此外，还可进一步选择步骤s133化学机械抛光，将晶圆减薄至 1～4 微米。47.步骤s14制作两晶圆垂直互连的的氧化层穿孔及金属互连。48.参照图2示出根据本发明的实施例的一种超声换能器的剖面示意图。键合完成后，制作氧化层贯穿孔400以及后续金属互连401，实现cmut与cmos之间的电学连接。49.最后，通过硅穿孔(through si via；tsv)工艺，借助正反面硅穿孔162，硅穿孔焊球162-3，铝金属硅穿孔垫162-2，将超声换能器1与印刷电路板的连接延伸到背面，完全避免使用金属引线压焊，大大减小封装体积。50.综上所述，本发明以有预制cmos器件的有源晶圆键合为基础，将分别预制好cmut器件与cmos器件的两晶圆通过晶圆堆叠，减薄，三维金属垂直互连等流程，实现高密度超声换能器与多层cmos电路的单片系统集成。其中，所采用的有源晶圆键合及减薄技术，以及晶圆之间的垂直互连，能够在8寸与12寸实现。本专利公开的工艺流程，藉由流程上的创新，用更成熟且具规模化的制程，不需要使用昂贵的soi材料就能实现具有单晶硅振动机械层的cmut-on-cmos，工艺经济，集成度高，容易大规模生产。此外，由于可以先将超声换能器的辅助电路以单片系统集成的方式预制在晶圆中，键合后形成超声换能器与其辅助电路多层堆叠，使空间利用更为经济，实现高密度的单芯片系统架构。由于本发明单芯片系统架构集成度高，可以制作三层半导体器件，部份cmos电路可整合于cmut机械层，在单芯片系统架构下具有完整的功能，免除原先需要有多種芯片安装于印刷电路板相互连接组成cmut系统，需另行设计换能器脉冲调制模块、模拟信号处理模块等辅助电路连接的过程，且可以减少印刷电路板上的集成电路（ic），降低线路的复杂度。51.进一步，基于本发明的cmut soc芯片系统架构，将可将cmut系统的更多辅助电路，例如模拟/数字转换器植入cmut阵列芯片，实现超声换能器的信号数字化输出。又，基于本发明的cmut soc芯片系统架构，可将低噪声放大器植入cmut阵列芯片，大幅度降低由于引线，压焊等连接方式，导致芯片在印刷电路板上产生的高寄生噪音，低信噪比问题。52.以上所述仅是本发明的优选实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以优选实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本实用发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。