岛形薄膜结构的形成方法和MEMS器件

岛形薄膜结构的形成方法和mems器件技术领域1.本技术涉及mems技术领域，具体涉及一种岛形薄膜结构的形成方法和mems器件。背景技术：2.岛形结构的pmut器件一般具有声发射灵敏度高，串扰小，寄生参数小等优点，因此在pmut器件中经常需要实现岛型叠层结构的加工，即形成若干层功能层和电极层的堆叠及其图形化，工艺上一般可以采用湿法腐蚀、干法刻蚀方案进行加工。3.对于湿法腐蚀方案，目前技术主要依靠酸碱进行腐蚀。该方案具有工艺难度低，加工速度快，设备简单，成本低廉的优点。但由于实际工艺中一般需要进行多次光刻，较难保证最终新城的岛形图形中心完全重合，同时需要仔细调整腐蚀剂的配比并测试其对材料的侧蚀作用，过程较为复杂。腐蚀剂中的离子较难完全去除，对后续半导体工艺制程存在污染隐患；湿法腐蚀工艺受被腐蚀结构的尺寸和工艺环境的影响较大，不利于保证工艺的稳定性。4.对于干法刻蚀方案，目前主要以卤族元素作为核心刻蚀剂，以高能等离子体的方式进行刻蚀。该方案的优点是不需要考虑功能材料的侧蚀，可以采用一套掩模进行刻蚀，即不需要进行多次光刻对准，该优点有助于提高器件的一致性和良率，但是干法刻蚀工艺终点检测困难，不利于保证工艺稳定性。且该方案具有工艺难度大，加工速度慢，设备复杂，成本高昂的缺点。5.目前亟需提供一种新的岛形结构的形成方法，以提高工艺的稳定性、降低加工成本、并提升器件良率。技术实现要素：6.鉴于此，本技术提供一种岛形薄膜结构的形成方法和mems器件，以提高形成过程的工艺稳定性。7.本技术提供的一种岛形薄膜结构的形成方法，包括：提供基底；提供掩模板，所述掩模板上具有通孔；将所述掩模板贴合固定于所述基底表面，所述通孔暴露出基底的部分表面；在所述通孔内以及所述掩模板表面沉积薄膜层；将所述掩模板与所述基底表面分离，在所述基底表面保留位于所述通孔内的岛形薄膜结构。8.可选的，采用溅射工艺在所述通孔内以及所述掩模板表面沉积薄膜层。9.可选的，所述通孔的底部尺寸大于顶部尺寸，且将所述掩模板贴合固定于所述基底表面时，所述通孔底部朝向所述基底表面。10.可选的，所述薄膜层包括多层子薄膜。11.可选的，所述岛形薄膜结构的侧壁倾斜，与所述薄膜结构外侧的基底表面之间成一夹角θ，θ＞90°。12.可选的，所述掩模板材料包括半导体晶圆。13.可选的，所述掩模板的厚度范围为0.3mm～1mm。14.可选的，将所述掩模板贴合固定于所述基底表面的方法包括以下方法中的至少一种：通过将所述掩模板的表面与所述基底表面键合固定、将所述掩模板的表面与所述基底表面贴合后，在边缘进行机械夹持固定、将所述掩模板的表面与所述基底表面贴合后，对所述掩模板和基底的边缘进行焊接固定。15.可选的，所述掩模板还具有标记孔。16.可选的，将所述掩模板与所述基底表面分离后，还包括：去除位于所述掩模板表面的薄膜层，并对所述掩模板进行清洗。17.本技术还提供一种mems器件，包括：基底；位于所述基底表面的岛形薄膜结构，所述岛形薄膜结构采用上述任一项形成方法所形成。18.可选的，所述基底表面具有阵列分布的多个所述岛形薄膜结构。19.可选的，所述基底包括基板以及位于所述基板表面的底电极层；所述岛形薄膜结构位于所述底电极层表面；和/或，所述岛形薄膜结构包括形成于所述基底表面的功能材料层和位于所述功能材料层表面的顶电极层。20.本技术上述岛形薄膜结构的形成方法，通过在基底表面固定具有通孔的掩模板，通过沉积工艺，直接在通孔内形成岛形薄膜结构，然后将掩模板从基底表面分离，在基底表面保留岛形薄膜结构。由于掩模板为宏观掩模板结构，和所述基底为分立结构，掩模板上通孔的通孔可以通过半导体工艺单独形成，工艺兼容性高；且掩模板分离后可重复使用，使得不同基底上形成岛形薄膜结构的工艺稳定性高，且成本较低。附图说明21.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。22.图1至图5是本技术一实施例的岛形薄膜结构的形成过程的结构示意图；23.图6至图10是本技术的实施例的掩模板的结构示意图。具体实施方式24.如背景技术中所述，现有技术中的岛形叠层结构的形成方法中工艺稳定性较差，这会导致最终形成的器件的良率或可靠性受到影响。25.为解决上述问题，申请人提出采用带有通孔结构的掩模板作为溅射沉积功能材料过程中的掩模板，直接形成岛形叠层结构，简化工艺步骤，且工艺稳定性较高。26.下面结合附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而非全部实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。27.请参考图1至图5，是本技术一实施例的岛形薄膜结构的形成过程的结构示意图。具体的该实施例中，以形成pmut器件的岛形薄膜结构作为示例。28.请参考图1，提供基底100。29.所述基底100作为待形成的岛形薄膜结构的承载体。所述基底100可以仅用于承载岛形薄膜结构，也可以同时作为待形成器件的一部分。30.所述基底100可以为单层或者多层复合结构，基底100的具体结构以及材料可以根据实际需要进行合理的设置。31.该实施例中，所述基底100包括基板以及位于所述基板表面的底电极层102。进一步的，该实施例中，所述基板包括半导体层1011，形成于所述半导体层1011表面的绝缘层1012。所述绝缘层1012作为所述半导体层1011与所述底电极层102之间的绝缘隔离结构，可以为采用沉积工艺形成的氧化硅层、氮化硅层、氮氧化硅层等。所述半导体层1011可以为半导体晶圆，例如单晶硅晶圆、锗硅晶圆等，以适合于半导体工艺。32.在其他实施例中，根据需要，所述基板也可以为单层结构，采用其他材质，例如玻璃基板、塑料基板等，在此不作限定。33.所述底电极层102的材料为金属，包括pt、cu、al、ti或w等。在其他实施例中，所述基底100也可以仅包括基板，后续在岛形薄膜结构内形成底电极层。34.请参考图2a和图2b，提供掩模板200，所述掩模板200上具有通孔201。35.较佳的，所述掩模板200的尺寸和所述基底100的尺寸一致或接近，以在后续步骤中，完全覆盖所述基底100，且便于紧密贴合固定于所述基底100表面。36.所述掩模板200具有足够的硬度，易于进行高精度的图形化。37.较佳的，所述掩模板200的材料还可以与半导体加工工艺兼容，以通过半导体加工工艺，例如通过刻蚀工艺，在所述掩模板200上形成通孔201。38.所述掩模板200还可以进一步选择具有耐高温特性的材料，以便在后续沉积薄膜层的过程中，在沉积过程采用高温的情况下，可以保持掩模板200不发生形变，在工艺过程中，始终保持与基底100表面之间的紧密贴合，且通孔图形不发生变化。39.该实施例中，所述掩模板200为硅晶圆，与半导体工艺兼容，也具备足够的强度，易于通过半导体工艺形成尺寸定义准确的通孔图形。且硅晶圆同时还具备耐高温、耐酸碱腐蚀的特性，特别适用于金属及氧化物复合膜的沉积。40.在其他实施例中，所述掩模板200还可以采用其他材料的半导体晶圆，例如sic晶圆、ge晶圆等。41.在其他实施例中，所述掩模板200还以采用表面形成有抗腐蚀层的金属、耐高温玻璃等其他材质的板材，在硬度、强度以及耐高温、耐酸碱腐蚀等性能等满足工艺需求的前提下，掩膜板200的材料在此不作特殊限定，本领域技术人员可以根据实际情况，例如后续沉积薄膜层的工艺要求等，进行合理选择。42.所述掩模板200的形状可以与所述基底100的形状保持一致。该实施例中，所述掩模板200和所述半导体层1011为同样尺寸的硅晶圆。43.所述掩模板200的厚度较大，使得所述掩模板200具有较高的机械强度，不易变形，可以重复利用；相对较大的厚度，也有利于后续的掩模板200与基底100之间的分离操作。较佳的，所述掩模板200的厚度大于待形成的岛形薄膜结构厚度的10倍以上；优选的，所述掩模板200的厚度范围为0.1mm～3mm。44.可以通过深硅刻蚀工艺，在所述掩模板100上形成一个或多个通孔。该实施例中，掩模板100上具备多个通孔201，呈阵列分布。45.请参考图3，将所述掩模板200贴合固定于所述基底100表面，所述通孔201暴露出基底100的部分表面。46.所述贴合固定是临时性的可解除的固定形式，以使得掩模板200表面紧贴于所述基底100表面。47.可以采用以下方法中的至少一种将所述掩模板贴合固定于所述基底表面：通过将所述掩模板200的表面与所述基底100表面键合固定、将所述掩模板200的表面与所述基底100表面贴合后，在边缘进行机械夹持固定、将所述掩模板200的表面与所述基底100表面贴合后，对所述掩模板200和基底100的边缘进行焊接固定等。48.在一些实施例中，将掩模板200和基底100对准后，将掩模板200的表面贴合于所述基底100的底电极层102表面，在边缘通过机械夹持机构固定，使得两者表面紧密贴合，不留缝隙，并在后续工艺过程中不会产生相对移动。可以在边缘的多个位置处进行夹持，以确保夹持固定的效果。其中，对准操作可以通过键合设备进行。49.在另一些实施例中，可以采用键合工艺进行固定。例如，基底100顶部的底电极层102的材料为金属材料，掩模板200为硅，可以采用半导体-金属键合工艺，将两者表面键合固定。50.在其他实施例中，可以同时采用上述方法中的至少两种进行多重固定，以提高固定效果。51.所述掩模板200的表面可以进行抛光处理，确保其表面平整，避免在贴合至基底100表面后，两者之间产生缝隙。52.由于所述掩模板200独立于所述基底100形成，且所述掩模板200为宏观掩模板，形成所述通孔201的过程也单独进行，因此，所述掩膜板200的材料选择、通孔201的形成过程均不受基底100材料的影响，两者相对独立。53.与直接在基底100表面通过半导体工艺沉积形成掩模层相比，沉积工艺形成的掩膜层所能达到的厚度、各位置处厚度的均匀性等均受到工艺的影响，对于材料、工艺的要求均较高，且进行薄膜图形化的过程中，对于基底100的表面会产生影响；而本技术中，掩模板200直接采用宏观的板材，例如晶圆，对宏观板材进行图形化而形成所述通孔，形成通孔201的刻蚀过程不会对基底100表面造成损伤，使得基底100表面形貌较佳，提高后续形成的岛形薄膜结构与基底100之间的界面质量。54.请参考图4，在所述通孔201内以及所述掩模板200表面沉积薄膜层300。55.该实施例中，优选的，采用物理气相沉积(pvd)工艺中的溅射工艺在所述通孔201内以及所述掩模板200表面沉积所述薄膜层300。由于溅射工艺的沉积具有各向异性特点，所述薄膜层300主要沉积在掩模板200表面，以及通孔201底部的基底100表面，而在通孔201的侧壁表面几乎不会沉积薄膜材料，从而形成位于所述通孔201内的岛状薄膜结构。56.由于溅射过程中被沉积的粒子会按照一定的路径运动，最终到达待沉积表面。由于掩模板200的高度较大，会对粒子形成一定的遮挡效果，因此会导致在通孔201内形成的薄膜层300侧壁具有一定的倾角，使得侧壁与所述通孔201侧壁的掩模板200之间具有一定的间隙，从而降低后续去除掩模板200的难度。57.根据实际需要，所述薄膜层300可以包括多层子薄膜。该实施例中，所述薄膜层300包括具有压电特性的pzt材料薄膜301以及顶电极层302，两层薄膜分别通过溅射工艺形成。58.在其他实施例中，还可以通过其他工艺，例如化学气相沉积工艺、原子层沉积工艺等，形成所述薄膜层300，可以通过调整工艺参数，提高沉积过程的各向异性，尽量减少对通孔201侧壁表面的薄膜沉积厚度，以降低后续分离掩模板200的难度。59.请参考图5，将所述掩模板200与所述基底100表面分离，在所述基底100表面保留位于所述通孔201内的岛形薄膜结构300a。60.根据将掩模板200固定于基底100表面时所采用的方法，采用合适的方法将所述掩膜板200与所述基底100进行分离。例如去除机械夹持机构，或者采用解键合工艺等。61.在将所述掩模板200从基底100表面分离的同时，形成于所述掩模板200表面的部分薄膜层300也随所述掩膜板200被一并从基底100上去除。位于通孔201内的直接形成于所述基底100表面的部分薄膜层，则保留下来，作为位于所述基底100表面的各个分立的岛形薄膜结构300a。62.该实施例中，所述岛形薄膜结构300a的侧壁倾斜，与所述薄膜结构300a外侧的基底100表面之间成一夹角θ，θ＞90°。由于所述岛形薄膜结构300a的侧壁倾斜，侧壁与所述掩模板200的接触较少，减少岛形薄膜结构300a与掩模板200之间的粘连，在分离所述掩模板200的过程中，能够减少或者避免分离过程对所述岛形薄膜结构300a造成损伤，确保所述岛形薄膜结构300a底部与所述基底100表面之间的界面质量。63.本发明的实施例中，由于所述掩模板200的厚度较大，且具有较强的硬度，以及耐高温等特性，可以重复利用。请参考图6，为分离下来的掩模板200及其表面的薄膜层的示意图。64.该实施例中，将掩模板200与所述基底100表面分离后，还包括对图6所示结构进行处理，去除位于所述掩模板200表面的薄膜层，并对所述掩模板200进行清洗。例如，可以通过湿法刻蚀工艺去除所述掩膜板200表面沉积的薄膜层，将掩模板200浸泡在湿法刻蚀剂中对薄膜层进行去除。进一步的，还可以采用去离子水对掩模板200进行清洗，完成清洗和烘干的掩模板200可以重复使用。65.上述岛形薄膜结构的形成方法可以简化岛形薄膜结构的图形化工艺步骤，且具有较高的图形化工艺精度；且掩模板可以重复利用，从而降低工艺成本。66.请参考图7，为本发明另一实施例的掩模板的剖面结构示意图。67.该实施例中，所述掩模板700上的通孔701的底部尺寸d1大于顶部尺寸d2，且将所述掩模板700贴合固定于所述基底表面时，所述通孔701的底部朝向所述基底表面。68.所述尺寸指的是图形的关键尺寸(cd)，例如该实施例中，所述通孔701a横截面为圆形，所述底部尺寸d1和底部尺寸d2均为直径。69.可以通过刻蚀所述掩模板700形成通孔701的过程中，通过调整刻蚀工艺，形成具有倾斜侧壁的通孔701，并将所述通孔701开口较大的一侧作为通孔底部。70.通孔底部的尺寸较大，可以避免沉积的岛型薄膜结构与掩模板发生粘连，提高沉积质量并降低分离难度。71.请参考图8，为本发明另一实施例的掩模板的剖面结构示意图。72.该实施例中，所述掩模板800内的通孔801由两部分构成，包括孔径较大的第一部分通孔8012和孔径较大的第二部分通孔8012，以所述第一部分通孔8012作为通孔801的底部。73.该实施例中，所述第二部分通孔8012具有弧形侧壁。74.请参考图9，为本发明另一实施例的掩模板的剖面结构示意图。75.该实施例中，所述掩模板900内的通孔901由两部分构成，包括孔径较小的第一部分通孔9011和孔径较大的第二部分通孔9012，以所述第二部分通孔9012作为通孔的底部。76.该实施例中，所述第二部分通孔9012具有垂直形侧壁。77.图8和图9实施例所示的掩模板通孔结构可以采用多步刻蚀工艺，首先刻蚀贯穿掩模板的较小孔径的通孔之后，再进行二次刻蚀，在掩膜板底部刻蚀形成部分深度的较大孔径的第二部分通孔，较小孔径的部分作为第一部分通孔。通过调整刻蚀工艺的工艺参数，可以调整所述第二部分通孔的侧壁形貌。78.请参考图10，为本发明另一实施例的掩模板的剖面结构示意图。79.该实施例中，所述掩模板1000上除了形成有通孔1001之外，还可以形成有标记孔1002，所述标记孔1002贯穿所述掩模板1000，80.所述标记孔1002有利于在将掩模板1000固定于基底表面时进行对准操作。所述标记孔1002的具体形状可以根据实际情况设定，在此不作限定。81.进一步的，在将掩模板1000贴合于基底表面，沉积薄膜层的过程中，可以同步在所述标记孔1002内的基底表面形成对准标记图形，作为所述基底在后续工艺流程中的对准标记。82.本发明的实施例还提供一种mems器件。83.请参考图5，为所述mems器件的部分结构示意图。84.所述mems器件包括：基底100，位于所述基底100表面的岛形薄膜结构300a，所述岛形薄膜结构300a采用上述任一项实施例的形成方法所形成。85.进一步的，所述基底100表面具有阵列分布的多个所述岛形薄膜结构300a。在其他实施例中，所述基底100表面也可以仅具有一个岛形薄膜结构。86.进一步的，所述基底100包括基板以及位于所述基板表面的底电极层102；所述岛形薄膜结构300a位于所述底电极层表面。87.所述岛形薄膜结构300a包括形成于所述基底100表面的功能材料层303a和位于所述功能材料层表面的顶电极层302a。88.该实施例中，所述mems器件为pmut器件，所述基板包括半导体层1011和绝缘层1012，所述底电极层102形成于所述绝缘层1012表面。所述岛形薄膜结构300a的功能材料层303a为pzt薄膜，所述顶电极层302a材料为金属。在其他实施例中，所述基底100也可以仅包括半导体层和绝缘层，所述岛形薄膜结构包括底电极层、位于底电极层表面的功能材料层303a以及位于所述功能材料层表面的顶电极层。89.在其他实施例中，所述mems器件还可以是其他具有孤立的岛形薄膜结构，例如孤立的堆叠膜层结构的mems器件。所述岛形薄膜结构均可以采用前述实施例的形成方法所形成。90.以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。