一种带隔离沟槽的PMUT的设计及制备方法

一种带隔离沟槽的pmut的设计及制备方法技术领域1.本发明涉及pmut技术领域，具体为一种带隔离沟槽的pmut的设计及制备方法。背景技术：2.微机电系统技术是近几十年发展起来的微米级尺寸机电一体化系统技术。基于mems技术，研究人员设计制作了微机械超声换能器。相比传统超声换能器，它具有微型化、集成化、高效能、低成本等优势，已成为超声换能器的重要研究方向之一。按照工作原理mut可分为电容式微机械超声换能器和压电式微机械超声换能器两种。cmut通常需要很高的直流偏置电压以满足高发射和接收灵敏度，这为电路设计和集成及器件制造造成一定困难，cmut通常需要很高的直流偏置电压以满足高发射和接收灵敏度，这为电路设计和集成及器件制造造成一定困难。相比于cmut，pmut不需要高电压以获取高灵敏度，且寄生电容的影响小，功耗低，易于和cmos电路集成制造，pmut的基本原理主要是压电效应。当在压电晶体特定方向施加外力而导致产生形变时，晶体两相对表面会产生正负相反电荷，这种现象被称为正压电效应；而在晶体极化方向上施加电场时，会导致晶体产生形变，去掉电场后晶体恢复原来形状，这种现象为逆压电效应。pmut作为发射器时，上下电极间的电压使压电层发生逆压电效应，产生高频振动进而辐射超声波；作为接收器时，声压作用于压电层，产生形变，由于正压电效应引起上下电极间产生电信号。pmut的基本结构为典型的悬膜式结构，压电层介于顶部和底部电极层之间，最底部的衬底一般为绝缘衬底硅(silicon-on-insulator，soi)。绝缘层通常为二氧化硅(sio2)。在工作过程中起主要作用的即顶部电极、压电层、底部电极层、绝缘层共同组成的悬膜结构。3.为保证器件性能，常将pmut做成阵列器件。阵列中的单元形状多样，可做成圆形、方形多边形等；阵列有一维及二维阵列，可形成圆阵、方阵等，为保证到达要求的机电性能，进行结构设计时常运用的是薄板理论，根据其结构参数与谐振频率间的关系其中fn为谐振频率，t为振动薄膜的厚度，a为振动薄膜半径。为达到需求的谐振频率，需精心设计各层厚度及半径。4.pmut的制造工艺采用mems制造工艺。pmut属于压电mems，其制备工艺中主要包括压电材料的生长和刻蚀、金属层的生长和刻蚀、介质层的生长和刻蚀、深硅刻蚀等。常用到的生长工艺包括溶胶凝胶、磁控溅射、pecvd(plasma enhanced chemical vapor deposition，等离子体增强化学气相沉积法)、pvd(physical vapor deposition，物理气相沉积)等。常用到的刻蚀工艺包括湿法刻蚀、干法刻蚀、深反应离子刻蚀等。但是传统的阵列设计的单元间相互串扰，一致性较差，影响阵列整体性能；传统的器件设计参数确定时采用的是简化模型进行理论分析计算，导致精确度低，无法达到设计要求，而且设计效率低；现有的许多设计对制备工艺考虑不充分或制备流程比较复杂，难以商用量产，因此我们提出了一种带隔离沟槽的pmut的设计及制备方法。技术实现要素：5.针对现有技术的不足，本发明提供了一种带隔离沟槽的pmut的设计及制备方法，解决了上述背景技术中提出的问题。6.为实现以上目的，本发明通过以下技术方案予以实现：一种带隔离沟槽的pmut的设计及制备方法，包括隔离沟槽以及由下到上依次层叠的衬底、种子层、底部电极层、压电层、顶部电极、绝缘层、引线层，所述衬底从底部中心向上设有圆孔式空腔，所述衬底包括底硅、埋氧层、结构硅层，所述衬底为soi衬底，所述衬底由底部向上依次为底硅、埋氧层、结构硅层组成。7.可选的，所述圆孔式空腔开设在底硅中心，由底硅开始并截止到埋氧层下方。8.可选的，所述种子层的材料为氮化铝(aln)，且与压电层材料一致。9.可选的，所述底部电极层的材料为钼(mo)，形状为圆形，所述底部电极层的直径大于圆孔式空腔的直径。10.可选的，所述压电层的材料选用aln，所述压电层的形状为圆形，且压电层的直径等于圆孔式空腔的直径。11.可选的，所述顶部电极的材料为mo，且顶部电极覆盖于压电层上方，所述顶部电极的直径占底部电极层直径的70％。12.可选的，所述绝缘层的材料为sio2，且绝缘层覆盖于整个单元表面，所述绝缘层的中心与两侧开设有用于引线连接的孔，所述绝缘层中心的开孔直径稍小于顶部电极的直径，所述绝缘层两侧的开孔位置正对底部电极层相对于压电层多余的边缘部分。13.可选的，所述引线层的材质为铝，且引线层其中一部分沉积并接触底部电极层并引出，另一部分沉积并接触顶部电极并引出。14.可选的，所述隔离沟槽为圆环状，且隔离沟槽的四端设有连接桥，且连接桥将隔离沟槽均分为段，所述隔离沟槽从绝缘层截止到底硅的上方。15.一种带隔离沟槽的pmut其设计方法，包括以下设计步骤：16.步骤1、确定的分层及材料选择；17.步骤2、建立二维轴对称有限元仿真模型；18.步骤3、通过参数化扫描方式研究重要几何参数(即压电层的厚度、圆孔式空腔的半径、顶部电极层的半径)对器件机电性能(即谐振频率、静态发送和接收灵敏度)的影响；19.步骤4、根据步骤3的分析确定合适的结构尺寸参数；20.步骤5、根据步骤4确定结构尺寸参数建立更加精确的三维有限元仿真模型；21.步骤6、优化设计参数，得到设计的机电性能参数。22.一种带隔离沟槽的pmut制备方法，包括以下设计步骤：23.步骤1、在soi硅片上按照一定的生长工艺依次沉积种子层、底部电极层、压电层、顶部电极层；24.步骤2、在步骤1得到的产品的表面对顶部电极层进行刻蚀以图形化；25.步骤3、针对步骤2得到的产品中的压电层进行刻蚀以图形化；26.步骤4、针对步骤3得到的产品中的底部电极层进行刻蚀以图形化；27.步骤5、在步骤4得到的产品表面沉积一层sio，以作为绝缘层，并且刻蚀得到图形化绝缘层，便于引线层与压电层的直接接触；28.步骤6、在步骤5得到的产品表面沉积一定厚度的al作为引线层，并图形化；29.步骤7、对步骤6得到的产品从正面进行刻蚀，得到隔离沟槽；30.步骤8、对步骤7得到的产品背部刻蚀，得到圆孔式空腔，释放得到振动薄膜。31.本发明提供了一种带隔离沟槽的pmut的设计及制备方法，具备以下有益效果：32.1、该带隔离沟槽的pmut的设计及制备方法，在带隔离沟槽的pmut上通过设计隔离沟槽，将阵列中的单元相互隔离。通过合理布置连接桥解决了单元间的电气连接问题；同时使单元间相对独立，减小了单元间的串扰问题，提升了阵列器件整体性能。33.2、该带隔离沟槽的pmut的设计及制备方法，在器件设计方面，通过利用有限元仿真构建数学模型，研究结构参数对器件性能的影响，指导的有效设计，进而提升了设计精确度、设计效率，同时通过优化设计提升了器件性能；34.3、该带隔离沟槽的pmut的设计及制备方法，在制备方法上通过在该制备方法中图形化大多采用rie工艺，该工艺技术成熟，简化了制备方法；同时，制备流程均采用比较常规成熟的mems工艺技术，不需要开发新工艺，可节约工艺成本。附图说明35.图1为本发明一种带隔离沟槽的pmut单元的结构示意图；36.图2为本发明一种带隔离沟槽的pmut阵列的示意图；37.图3为本发明实施例中设计的频率响应结果；38.图4为本发明一种带隔离沟槽的pmut制备方法的工艺流程步骤示意图。39.图中：1、衬底；101、底硅；102、埋氧层；103、结构硅层；2、种子层；3、底部电极层；4、压电层；5、顶部电极；6、绝缘层；7、引线层；8、隔离沟槽；9、圆孔式空腔。具体实施方式40.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。41.本发明提供一种技术方案：请参阅图1-2，一种带隔离沟槽的pmut，展示了pmut单元的结构，包括隔离沟槽8以及由下到上依次层叠的衬底1、种子层2、底部电极层3、压电层4、顶部电极5、绝缘层6、引线层7，衬底1从底部中心向上设有圆孔式空腔9，衬底1包括底硅101、埋氧层102、结构硅层103，衬底1为soi衬底，衬底1由底部向上依次为底硅101(handle layer)、埋氧层102(buried box,box)、结构硅层103(device layer)组成。衬底1作为的支撑部分，采用目前已经比较成熟的soi晶圆结构，其中底硅101和结构硅层103均采用硅材料，底硅101相对结构硅层103更厚，埋氧层102选用sio2材料。42.其中，圆孔式空腔9开设在底硅101中心，由底硅101开始并截止到埋氧层102下方，圆孔式空腔9通过在soi背面刻蚀形成的。43.其中，种子层2的材料为氮化铝(aln)，且与压电层4材料一致，种子层2作用为保证压电层4的有效沉积。44.其中，底部电极层3的材料为钼(mo)，形状为圆形，底部电极层3的直径大于圆孔式空腔9的直径。45.其中，压电层4的材料选用aln，压电层4的形状为圆形，且压电层4的直径等于圆孔式空腔9的直径。46.其中，顶部电极5的材料为mo，且顶部电极5覆盖于压电层4上方，顶部电极5的直径占底部电极层3直径的70％。顶部电极5的直径占底部电极层3直径的70％可以确保最佳的发射和接收性能。47.其中，绝缘层6的材料为sio2，且绝缘层6覆盖于整个单元表面，绝缘层6的中心与两侧开设有用于引线连接的孔，绝缘层6中心的开孔直径稍小于顶部电极5的直径，便于引线和顶部电极5相连接，绝缘层6两侧的开孔位置正对底部电极层3相对于压电层4多余的边缘部分，便于引线和底部电极层3相连接。48.其中，引线层7的材质为铝，单元间的连接依靠引线层7，且引线层7借助绝缘层6的开孔，一部分沉积并接触底部电极层3并引出，一部分沉积并接触顶部电极5并引出。49.其中，隔离沟槽8为圆环状，且隔离沟槽8的四端设有连接桥，且连接桥将隔离沟槽8均分为4段，隔离沟槽8从绝缘层6截止到底硅101的上方，依靠隔离沟槽8可以减小单元间的串扰，其中连接桥的作用在于方便单元间的引线连接。50.参阅图3，一种带隔离沟槽的pmut其设计方法，包括以下设计步骤：51.步骤1、确定的分层及材料选择；从下到上依次为底硅101、埋氧层102、结构硅层103、种子层2、底部电极层3、压电层4、顶部电极5、绝缘层6、引线层7；52.步骤2、建立二维轴对称有限元仿真模型；利用comsol仿真软件进行建模，用到固体力学和静电场及多物理场耦合；53.步骤3、通过参数化扫描方式研究重要几何参数(即压电层4的厚度、空腔9的半径、顶部电极5的半径)对器件机电性能(即谐振频率、静态发送和接收灵敏度)的影响；54.步骤4、根据步骤3的分析确定合适的结构尺寸参数，确定尺寸参数包括：压电层4的厚度为1μm、空腔9的半径为160μm、顶部电极5和底部电极层3的厚度均为0.2μm、底部电极层3的半径为165μm、顶部电极5的半径为115.5μm等；55.步骤5、根据步骤4确定结构尺寸参数建立更加精确的三维有限元仿真模型，同样需用到固体力学和静电场及多物理场耦合，主要研究的谐振频率及静态发送接收灵敏度；56.步骤6、优化设计参数，得到设计的机电性能参数，如图3所示，所设计的谐振频率为985khz，与期望设计的谐振频率1mhz接近；计算得到的静态发送灵敏度为1160.3pm/v，静态接收灵敏度为15.4mv/kpa，实现了较高的发射和接收性能。57.参考图4，一种带隔离沟槽的pmut制备方法，包括以下设计步骤：58.步骤1、衬底1是定制的成型的soi晶圆，其底硅101厚300μm，埋氧层102厚0.5μm，结构硅层103厚5μm。对soi进行抛光清洗后，采用磁控溅射工艺在soi硅片上依次沉积：厚度为0.02μm的aln、厚度为0.2μm的mo、厚度为1μm的aln、厚度为0.2μm的mo。分别作为种子层2、底部电极层3、压电层4、顶部电极层5；59.步骤2、在步骤1得到的产品上表面通过反应离子刻蚀(reactive ionetching,rie)工艺进行图形化，得到半径为115.5μm的顶部电极层5；60.步骤3、将步骤2得到的产品的压电层4通过配置的h3po4溶液采用湿法刻蚀工艺进行图形化，得到半径为160μm的压电层4；61.步骤4、将步骤3得到的产品的底部电极层3通过rie工艺进行图形化，得到半径为165μm的底部电极层3；62.步骤5、对步骤4得到的产品采用pecvd(plasma enhanced chemical vapor deposition，等离子体增强化学气相沉积法)进行表面沉积厚度为0.2μm的sio2绝缘层并通过rie进行图形化；63.步骤6、在步骤5得到的产品表面磁控溅射沉积厚度为0.1μm的al作为引线层，并通过rie进行图形化；64.步骤7、对步骤6得到的产品从上表面采用rie工艺逐层刻蚀图形化，截止到底硅上方，得到隔离沟槽8；65.步骤8、对步骤7得到的产品背部利用drie(deep reactive ion etching，深反应离子刻蚀)工艺进行刻蚀，得到圆孔式空腔9，释放得到振动薄膜。66.以上仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。