用于带隙电压基准电路的曲率补偿电路的制作方法

本公开涉及带隙电压基准电路中的曲率补偿电路，更具体地涉及利用亚阈值操作和背栅偏置的曲率补偿电路以及操作方法。

背景技术：

1、在若干应用领域(例如，物联网(iot))中需要具有低电源电压、低功耗和低温极限的完全耗尽绝缘体上硅(fdsoi)带隙电压基准电路。由于低温下的高发射极电压，基于双极结晶体管(bjt)二极管的带隙电压基准电路不能在低电源电压(例如，小于0.8伏特)下在这些应用领域中部署。特别地，带隙电压基准需要对二阶温度相关性进行补偿，以实现低温系数。

技术实现思路

1、在本公开的一方面，一种结构包括：第一曲率补偿电路，其包括第一组晶体管；以及第二曲率补偿电路，其包括第二组晶体管。从具有所述第二补偿电路的带隙电压基准核输出的电压基准vref信号被接收作为到所述第一曲率补偿电路的输入。

2、在本公开的一方面，一种电路包括：第一组晶体管，其在亚阈值区域中操作，并且连接到电压基准vref信号；第二组晶体管，其在所述亚阈值区域中操作，并且连接到从所述第二组晶体管输出的所述电压基准vref信号；选择器，其从所述第一组晶体管选择一数量的有源fdsoi晶体管；以及抽头电阻器，其选择被反馈回到所述曲率补偿电路的所述第一组晶体管和所述第二组晶体管的背栅的所述vref信号的一部分。

3、在本公开的一方面，一种方法包括：在第一曲率补偿电路中生成温度依赖电流；以及将所述温度依赖电流注入到第二曲率补偿电路，以随着所述第二曲率补偿电路中的多个晶体管中的温度来补偿电流增加。所述多个晶体管在亚阈值区域中操作。

技术特征：

1.一种结构，包括：

2.根据权利要求1所述的结构，其中，所述第一曲率补偿电路将温度依赖电流注入到具有所述第二曲率补偿电路的带隙电压基准的节点中，以随着具有所述第二曲率补偿电路的所述带隙电压基准核的所述第二组晶体管中的温度来补偿电流增加。

3.根据权利要求1所述的结构，其中，所述第一曲率补偿电路中的所述第一组晶体管在亚阈值区域中操作。

4.根据权利要求1所述的结构，其中，所述第一组晶体管是具有连接到所述vref信号的背栅的完全耗尽的绝缘体上半导体fdsoipmos晶体管。

5.根据权利要求4所述的结构，还包括：选择器，其选择所述第一曲率补偿电路的有源fdsoipmos晶体管。

6.根据权利要求5所述的结构，其中，所述第一曲率补偿电路的所述有源fdsoipmos晶体管由通过初始修整处理确定的输入向量来设置。

7.根据权利要求1所述的结构，其中，注入的温度依赖电流响应于从具有所述第二曲率补偿电路的所述带隙电压基准核输出的所述vref信号的增加而降低。

8.根据权利要求1所述的结构，其中，被反馈回到所述第一曲率补偿电路的所述vref信号的电压值由限定抽头电阻器的抽头的输入向量来确定。

9.根据权利要求8所述的结构，其中，所述抽头电阻器连接到所述第二组晶体管的背栅，并且所述输入向量通过初始修整处理来确定。

10.根据权利要求1所述的结构，其中，所述第一补偿电路在电压基准上电期间作为启动电路来操作。

11.根据权利要求1所述的结构，其中，所述第二组晶体管是在亚阈值区域中操作的完全耗尽的绝缘体上半导体fdsoi晶体管。

12.根据权利要求1所述的结构，其中，所述第二曲率补偿电路响应于温度升高补偿所述第二组晶体管中的电流增加。

13.根据权利要求1所述的结构，其中，响应于连接到所述第二组晶体管的背栅的所述vref信号的增加，所述第二组晶体管的阈值电压增加。

14.根据权利要求13所述的结构，其中，响应于所述第二组晶体管的所述阈值电压的所述增加，所述第二组晶体管的电流增加随着温度升高发生降低。

15.一种电路，包括：

16.根据权利要求15所述的电路，其中，所述选择器由通过初始修整处理确定的第一输入向量来设置。

17.根据权利要求15所述的电路，其中，所述第一组晶体管和所述第二组晶体管是fdsoipmos晶体管。

18.根据权利要求15所述的结构，其中，所述第一组晶体管在电压基准上电期间作为启动电路来操作。

19.根据权利要求15所述的结构，其中，从所述第二组晶体管输出的所述vref信号被反馈回到所述第一组晶体管。

20.一种方法，包括：

技术总结本公开涉及用于带隙电压基准电路的曲率补偿电路。本公开涉及一种结构，包括：第一曲率补偿电路，其包括第一组晶体管；以及第二曲率补偿电路，其包括第二组晶体管。从具有第二曲率补偿电路的带隙电压基准核输出的电压基准(VREF)信号被接收作为到第一曲率补偿电路的输入。技术研发人员：U·埃克哈特受保护的技术使用者：格芯（美国）集成电路科技有限公司技术研发日：技术公布日：2024/7/18