一种测试机时钟管理模块参数设置方法及装置与流程

本发明涉及芯片测试，尤其是指一种测试机时钟管理模块参数设置方法及装置。

背景技术：

1、芯片测试机的时钟资源是有限的，为了提高时钟资源的利用率，需要通过时钟管理模块(mixed-mode clock manager，mmcm)对时钟资源进行处理并分频，从而输出多个不同频率的时钟信号。mmcm模块包括时钟输入端、可编程计数器、相位频率检测器、电荷泵、环路滤波器、压控振荡器和小数分频器以及多个时钟输出端，输入时钟依次经过可编程计数器、相位频率检测器、电荷泵、环路滤波器和压控振荡器，得到经过压控振荡器调节后的具有特定频率的时钟，通过在各个时钟输出端设置相应的分频系数，将压控振荡器输出的时钟进行分频，从而得到多个固定频率的时钟信号，以便用于后续芯片测试。

2、由于多个时钟输出端的分频系数均需要基于压控振荡器输出的时钟频率设置，而压控振荡器输出的时钟频率与输入时钟的频率、可编程计数器的系数以及小数分频器的系数相关，因此，在进行芯片测试之前，需要先根据输入时钟的频率设置可编程计数器的系数、小数分频器的系数以及每个时钟输出端的分频系数，才能基于输入时钟输出多个芯片测试时所需频率的时钟信号。

3、现有技术中在设置时钟管理模块的系数时，往往是在可编程计数器系数的取值范围、小数分频器系数的取值范围和时钟输出端分频系数的取值范围内通过多个循环嵌套，穷举出可编程计数器系数、小数分频器系数和时钟输出端分频系数的所有组合，在所有组合中找出能够满足输入时钟的频率和输出时钟的频率之间关系的可编程计数器系数、小数分频器系数和时钟输出端分频系数作为可行解，然后从所有可行解中找出最优解，但是，由于需要设置的参数较多，尤其当需要输出多个固定频率的时钟时，仅时钟输出端的分频系数就会有多个，使用穷举法一一列举，不仅浪费时间，还浪费测试成本。

4、综上所述，现有的测试机时钟管理模块参数设置方法使用穷举法列举所有可行参数，浪费测试时间和测试成本。

技术实现思路

1、为此，本发明所要解决的技术问题在于克服现有技术中的测试机时钟管理模块参数设置方法使用穷举法列举所有可行参数，浪费测试时间和测试成本的问题。

2、为解决上述技术问题，本发明提供了一种测试机时钟管理模块参数设置方法，包括：

3、获取输入时钟的频率、可编程计数器系数的取值范围、小数分频器系数的取值范围、每个时钟输出端分频系数的取值范围和每个时钟输出端所需要输出的时钟频率；

4、在所述可编程计数器系数的取值范围和所述小数分频器系数的取值范围内分别对可编程计数器系数和小数分频器系数进行取值，基于每次取值与所述输入时钟的频率，计算得到压控振荡器的一个实际输出时钟频率，基于可编程计数器系数和小数分频器系数的所有取值组合得到压控振荡器的实际输出时钟频率集合；

5、对于每个时钟输出端，在该时钟输出端分频系数的取值范围内进行取值，基于每次取值与该时钟输出端所需要输出的时钟频率，计算得到压控振荡器的一个期望输出时钟频率，基于该时钟输出端分频系数的所有取值得到该时钟输出端对应的期望输出时钟频率集合；

6、从每个时钟输出端对应的期望输出时钟频率集合中各选取一个期望输出时钟频率，作为一组期望输出时钟频率，判断该组期望输出时钟频率中最大值的预设误差取值范围和最小值的预设误差取值范围是否存在交集，若存在交集，则判断所述实际输出时钟频率集合中每个实际输出时钟频率是否在所述交集内，若所述实际输出时钟频率在所述交集内，则将该组期望输出时钟频率和所述实际输出时钟频率作为一组可行解；

7、基于每组可行解中的实际输出时钟频率和多个期望输出时钟频率得到一组测试机时钟管理模块的可编程计数器系数、小数分频器系数和每个时钟输出端的分频系数。

8、优选地，还包括：

9、基于每组可行解中的多个期望输出时钟频率和实际输出时钟频率，计算每组可行解的绝对值平均误差，将绝对值平均误差最小的一组可行解作为最优解；

10、基于最优解中的实际输出时钟频率和多个期望输出时钟频率，得到测试机时钟管理模块的最优可编程计数器系数、最优小数分频器系数和每个时钟输出端最优分频系数。

11、优选地，若多个可行解的绝对值平均误差相等，则计算每组可行解的均方根误差，将均方根误差最小的可行解作为最优解。

12、优选地，压控振荡器的实际输出时钟频率的计算公式为：

13、fvco_s＝fin*m/d，

14、其中，fvco_s表示压控振荡器的实际输出时钟频率，d为可编程计数器系数，m为小数分频器系数，fin为输入时钟的频率。

15、优选地，压控振荡器的期望输出时钟频率的计算公式为：

16、fvco_q＝fout_k*ok，

17、其中，fvco_q表示压控振荡器的期望输出时钟频率，fout_k表示第k个时钟输出端所需要输出的时钟频率，ok表示第k个时钟输出端分频系数。

18、优选地，每组期望输出时钟频率中最大值的预设误差取值范围为[fvco_q_max_l*(1-x)*(1-y),fvco_q_max_l*(1+x)*(1+y)]；

19、每组期望输出时钟频率中最小值的预设误差取值范围为[fvco_q_min_l*(1-x)*(1-y),fvco_q_min_l*(1+x)*(1+y)]；

20、若满足fvco_q_max_l*(1-x)*(1-y)≤fvco_q_min_l*(1+x)*(1+y)，则判定该组期望输出时钟频率中最大值的预设误差取值范围和最小值的预设误差取值范围存在交集；

21、其中，fvco_q_max_l表示第l组期望输出时钟频率中的最大值，fvco_q_min_l表示第l组期望输出时钟频率中的最小值，x为第一预设误差，y为第二预设误差。

22、优选地，若满足fvco_q_max_l*x1/y2≤fvco_s_m≤fvco_q_min_l*x2/y1，则判定所述实际输出时钟频率在所述交集内；

23、其中，fvco_s_m表示实际输出时钟频率集合中第m个实际输出时钟频率。

24、优选地，可行解的绝对值平均误差的计算公式为：

25、

26、其中，mseg表示第g组可行解的绝对值平均误差，h表示第g组可行解中期望输出时钟频率的数量，fvco_q_g_i表示第g组可行解中第i个期望输出时钟频率，fvco_s_g表示第g组可行解中的实际输出时钟频率。

27、优选地，可行解的均方根误差的计算公式为：

28、

29、其中，rmseg表示第g组可行解的均方根误差，h表示第g组可行解中期望输出时钟频率的数量，fvco_q_g_i表示第g组可行解中第i个期望输出时钟频率，fvco_s_g表示第g组可行解中的实际输出时钟频率。

30、本发明还提供了一种测试机时钟管理模块参数设置装置，包括：

31、数据获取模块，用于获取输入时钟的频率、可编程计数器系数的取值范围、小数分频器系数的取值范围、每个时钟输出端分频系数的取值范围和每个时钟输出端所需要输出的时钟频率；

32、实际输出时钟频率计算模块，用于在所述可编程计数器系数的取值范围和所述小数分频器系数的取值范围内分别对可编程计数器系数和小数分频器系数进行取值，基于每次取值与所述输入时钟的频率，计算得到压控振荡器的一个实际输出时钟频率，基于可编程计数器系数和小数分频器系数的所有取值组合得到压控振荡器的实际输出时钟频率集合；

33、期望输出时钟频率计算模块，用于对于每个时钟输出端，在该时钟输出端分频系数的取值范围内进行取值，基于每次取值与该时钟输出端所需要输出的时钟频率，计算得到压控振荡器的一个期望输出时钟频率，基于该时钟输出端分频系数的所有取值得到该时钟输出端对应的期望输出时钟频率集合；

34、可行解获取模块，用于从每个时钟输出端对应的期望输出时钟频率集合中各选取一个期望输出时钟频率，作为一组期望输出时钟频率，判断该组期望输出时钟频率中最大值的预设误差取值范围和最小值的预设误差取值范围是否存在交集，若存在交集，则判断所述实际输出时钟频率集合中每个实际输出时钟频率是否在所述交集内，若所述实际输出时钟频率在所述交集内，则将该组期望输出时钟频率和所述实际输出时钟频率作为一组可行解；

35、时钟管理模块参数获取模块，用于基于每组可行解中的实际输出时钟频率和多个期望输出时钟频率得到一组测试机时钟管理模块的可编程计数器系数、小数分频器系数和每个时钟输出端的分频系数。

36、本技术提供的测试机时钟管理模块参数设置方法从每个时钟输出端对应的期望输出频率集合中各抽取一个组成一组期望输出时钟频率，只有当压控振荡器的实际输出时钟频率与多个时钟输出端对应的期望输出时钟频率的误差均在预设误差范围内时，该实际输出时钟频率和该组期望输出时钟频率才能作为一组可行解，因此，本技术通过判断该组期望输出时钟频率中最大值的预设误差取值范围和最小值的预设误差取值范围是否存在交集，若是，则将在该交集内的实际输出时钟频率与该组期望输出时钟频率作为一组可行解，基于可行解中的实际输出时钟频率和期望输出时钟频率即可得到测试机时钟管理模块的可编程计数器系数、小数分频系数和各个时钟输出端分频系数；相较于现有技术中通过多个for循环枚举出所有情况，本技术只需要判断每组期望输出时钟频率中最大值和最小值在预设误差范围是否存在交集，且是否有实际输出时钟频率在该交集内，减少了计算量以及测试机时钟管理模块的参数设置时间，提高了测试效率，从而降低了测试成本。