可带载的带隙基准电路的制作方法

本公开的实施例涉及集成电路，具体地，涉及可带载的带隙基准电路。

背景技术：

1、带隙基准(bandgap voltage reference)，也称为bandgap。最经典的带隙基准是利用一个具有正温度系数的电压与具有负温度系数的电压之和，二者温度系数相互抵消，实现与温度无关的电压基准，因为其基准电压与硅的带隙电压差不多，因而称为带隙基准。在模拟电路中，常见的带隙基准电路不具备带载能力，在带隙基准电路得到零温度系数电压后，通常需要额外使用运算放大器接成单位增益缓冲器的方法将基准电压钳位后输出才具备带载能力，但是这种方式对于芯片面积的消耗较大，影响芯片成本的控制。

2、综上，额外使用运算放大器实现带隙基准电路带载的方式存在的芯片面积大，影响芯片成本的控制问题是亟需解决的。

技术实现思路

1、本文中描述的实施例提供了一种可带载的带隙基准电路，为了解决现有的额外使用运算放大器实现带隙基准电路带载的方式存在的芯片面积大，影响芯片成本的控制问题。

2、根据本公开的第一方面，提供了一种可带载的带隙基准电路，所述可带载的带隙基准电路包括：源头电流产生模块、带隙基准电压产生模块，其中，所述源头电流产生模块，被配置为在第一电阻上产生正温度系数的源头基准电流；所述带隙基准电压产生模块，被配置为在第二电阻的第一端产生负温度系数电压，以及将所述源头基准电流进行镜像，以在第二电阻上产生无电阻温度系数的正温度系数电压，进而在所述第二电阻的第二端产生可带载的带隙基准电压；且所述带隙基准电压产生模块还具有环路结构，通过所述环路结构使得所述可带载的带隙基准电压在所述可带载的带隙基准电路带载时保持不变。。

3、可选的，所述源头电流产生模块还包括：第一晶体管、第二晶体管、第一电流镜，其中，所述第一晶体管和所述第二晶体管，被配置为产生电压差，所述电压差在所述第一电阻上产生源头基准电流，所述电压差为所述第一晶体管的控制极和第一极之间的电压减去所述第二晶体管的控制极和第一极之间的电压；所述第一电流镜，被配置为产生偏置电流，为所述第一晶体管和所述第二晶体管构成的第二电流镜提供电流偏置。

4、可选的，所述带隙基准电压产生模块还包括：第三晶体管、第四晶体管、第五晶体管、第三电流镜、包括所述第三晶体管的第四电流镜，其中，所述第三晶体管，被配置为产生所述负温度系数电压，所述负温度系数电压为所述第三晶体管的控制极和第一极之间的电压；所述第四晶体管，被配置为在所述可带载的带隙基准电路带载时，被所述环路结构调节所述第四晶体管的控制极电压，使得所述可带载的带隙基准电压保持不变；所述第五晶体管，被配置为与所述第一晶体管构成电流镜，得到与所述源头基准电流成比例的第一电流；所述第三电流镜，被配置为通过电流镜像关系，使第二电流与所述第一电流成比例，所述第二电流为所述环路结构中的电流；所述第四电流镜，被配置为通过电流镜像关系，使第三电流与所述第二电流成比例，所述第三电流为所述环路结构中的电流，且所述第三电流通过所述第三晶体管流出；所述第三电流流过所述第二电阻从而产生所述正温度系数电压。

5、可选的，所述第一晶体管的控制极分别耦接所述第一晶体管的第二极、所述第二晶体管的控制极、所述第一电流镜，所述第一晶体管的第一极耦接接地端；所述第二晶体管的第一极耦接所述第一电阻的一端，所述第二晶体管的第二极耦接所述第一电流镜；所述第一电阻的另一端分别耦接所述接地端、所述带隙基准电压产生模块，流过所述第一电阻的电流为所述源头基准电流。

6、可选的，所述第一电流镜包括：第六晶体管、第七晶体管，其中，所述第六晶体管的控制极分别耦接所述第七晶体管的控制极、所述第七晶体管的第二极、所述第二电流镜中的所述第二晶体管的第二极，所述第六晶体管的第一极耦接电源电压，所述第六晶体管的第二极耦接所述第二电流镜中的所述第一晶体管的第二极；所述第七晶体管的第一极耦接所述电源电压。

7、可选的，所述第三电流镜包括：第八晶体管、第九晶体管，其中，所述第八晶体管的控制极分别耦接所述第八晶体管的第二极、所述第九晶体管的控制极、所述第四电流镜，所述第八晶体管的第一极耦接电源电压；所述第九晶体管的第一极耦接所述电源电压，所述第九晶体管的第二极分别耦接所述第五晶体管的第二极、所述第四晶体管的控制极；流过所述第五晶体管的电流为所述第一电流，所述第二电流从所述第八晶体管的第二极流出，所述第五晶体管的控制极耦接所述第一晶体管的控制极，所述第五晶体管的第一极耦接接地端。

8、可选的，所述第四电流镜包括：第十晶体管、所述第三晶体管，其中，所述第十晶体管的控制极分别耦接所述第三晶体管的控制极、所述第三晶体管的第二极、所述第二电阻的第一端，所述第十晶体管的第一极耦接所述接地端；所述第三晶体管的第一极耦接所述接地端；所述第二电阻的第二端耦接所述第四晶体管的第二极，所述第四晶体管的第一极耦接所述电源电压；所述第二电阻的第二端还输出所述可带载的带隙基准电压，流过所述第三晶体管和所述第二电阻的电流为所述第三电流。

9、可选的，在所述可带载的带隙基准电压在所述可带载的带隙基准电路带载时，所述第四晶体管的控制极电压满足如下表达式：|vcc-vg|≥|vdisat1|；vg≥|vdisat2|；其中，vcc为电源电压，vg为所述第四晶体管的控制极电压，vdsat1为所述第九晶体管的过驱动电压，vdsat2为所述第五晶体管的过驱动电压。

10、可选的，所述第一晶体管、所述第二晶体管以及所述第五晶体管为金属氧化物半导体晶体管。

11、可选的，所述第一晶体管、所述第二晶体管以及所述第五晶体管为三极管。

12、本公开的实施例的可带载的带隙基准电路首先通过源头电流产生模块在第一电阻上产生正温度系数的源头基准电流，然后，由带隙基准电压产生模块在第二电阻的第一端产生负温度系数电压，以及将源头基准电流进行镜像，以在第二电阻上产生无电阻温度系数的正温度系数电压，进而在第二电阻的第二端产生可带载的带隙基准电压，且带隙基准电压产生模块还具有环路结构，通过环路结构使得可带载的带隙基准电压在可带载的带隙基准电路带载时保持不变。与现有的带隙基准电路实现带载的方式相比，本公开实施例中的可带载的带隙基准电路不需要额外的运算放大器就可以输出可带载的带隙基准电压，结构简单，节省了芯片面积，降低了芯片的成本。

技术特征：

1.一种可带载的带隙基准电路，其特征在于，所述可带载的带隙基准电路包括：源头电流产生模块、带隙基准电压产生模块，

2.根据权利要求1所述的可带载的带隙基准电路，其特征在于，所述源头电流产生模块还包括：第一晶体管、第二晶体管、第一电流镜，

3.根据权利要求2所述的可带载的带隙基准电路，其特征在于，所述带隙基准电压产生模块还包括：第三晶体管、第四晶体管、第五晶体管、第三电流镜、包括所述第三晶体管的第四电流镜，

4.根据权利要求2所述的可带载的带隙基准电路，其特征在于，所述第一晶体管的控制极分别耦接所述第一晶体管的第二极、所述第二晶体管的控制极、所述第一电流镜，所述第一晶体管的第一极耦接接地端；所述第二晶体管的第一极耦接所述第一电阻的一端，所述第二晶体管的第二极耦接所述第一电流镜；所述第一电阻的另一端分别耦接所述接地端、所述带隙基准电压产生模块，流过所述第一电阻的电流为所述源头基准电流。

5.根据权利要求4所述的可带载的带隙基准电路，其特征在于，所述第一电流镜包括：第六晶体管、第七晶体管，

6.根据权利要求3所述的可带载的带隙基准电路，其特征在于，所述第三电流镜包括：第八晶体管、第九晶体管，

7.根据权利要求6所述的可带载的带隙基准电路，其特征在于，所述第四电流镜包括：第十晶体管、所述第三晶体管，

8.根据权利要求6所述的可带载的带隙基准电路，其特征在于，在所述可带载的带隙基准电路带载时，所述第四晶体管的控制极电压满足如下表达式：

9.根据权利要求3所述的可带载的带隙基准电路，其特征在于，所述第一晶体管、所述第二晶体管以及所述第五晶体管为金属氧化物半导体晶体管。

10.根据权利要求3所述的可带载的带隙基准电路，其特征在于，所述第一晶体管、所述第二晶体管以及所述第五晶体管为三极管。

技术总结本公开的实施例提供一种可带载的带隙基准电路，包括：源头电流产生模块、带隙基准电压产生模块，其中，源头电流产生模块，被配置为在第一电阻上产生正温度系数的源头基准电流；带隙基准电压产生模块，被配置为在第二电阻的第一端产生负温度系数电压，以及将源头基准电流进行镜像，以在第二电阻上产生无电阻温度系数的正温度系数电压，进而在第二电阻的第二端产生可带载的带隙基准电压；且带隙基准电压产生模块还具有环路结构，通过环路结构使得可带载的带隙基准电压在可带载的带隙基准电路带载时保持不变。解决现有的额外使用运算放大器实现带隙基准电路带载的方式存在的芯片面积大，影响芯片成本的控制问题。技术研发人员：李学磊,谢程益受保护的技术使用者：圣邦微电子（北京）股份有限公司技术研发日：技术公布日：2024/7/15