一种晶体管器件及操作其的方法与流程

本发明尤其涉及一种具有优于传统横向双极结型晶体管(bipolar junctiontransistor,bjt)的改进的电流增益特性的新型晶体管。

背景技术：

1、bjt的半导体结构和掺杂配置使得发射极与集电极间的电流(受控电流)成为电子与电洞电荷载体两者运动的结果，称为双极传导。

2、相比之下，在场效应晶体管(field effect transistor，fet)或结型场效应晶体管(junction field effect transistor，jfet)中，源极端子与漏极端子之间的电流(受控电流)主要(如果不是单独的)是由于电子或电洞的移动，而无法同时归因于两者，此称为单极传导或单载子型操作。

3、美国专利us6251716b1、us200316704a1与us2009206375是熟知的jfet配置的示例，因此这些器件中源极与漏极之间的电流主要归因于单极传导。

技术实现思路

1、根据本发明的第一方面，提供一种电路，其包括：

2、第一晶体管，

3、连接到双态逻辑信号源的所述第一晶体管的基极；

4、所述第一晶体管具有：

5、由第一类型半导体的第一区提供的集电极区；与所述集电极区关联的集电极端子；

6、由所述第一类型半导体的第二区提供的发射极区；与所述发射极区关联的发射极端子；

7、由位于所述集电极区与所述发射极区之间且与二者交界的半导体的第三区提供的基极区；与所述基极区关联的基极端子；

8、其中，所述基极区包括：

9、第二类型半导体的次分区，以及，

10、所述第一类型半导体的通道，

11、其中，所述基极端子接触所述次分区；

12、所述次分区与所述通道交界以提供第一二极管结，并且与所述发射极区和所述集电极区二者交界以形成数个另外的二极管结，

13、所述通道与所述集电极区和所述发射极区交界并与两者互连，所述通道远离所述第一二极管结延伸；

14、和

15、其中所述电路适于响应于所述双态逻辑信号在第一状态和第二状态之间的变化而可切换地操作；

16、所述电路包含连接到所述第一晶体管的输出的负载，所述电路在操作中适于提供贯穿集电极和发射极的电压vce，以允许在所述第一状态和所述第二状态下通过所述集电极端子的非零电流；和

17、在所述第一状态下，第一电压vbe1被应用于贯穿所述第一晶体管的发射极和基极，以在所述第一晶体管的集电极和发射极之间引起第一非零电流ice1；并且在所述第二状态下，与vbe1具有相同极性的第二电压vbe2被应用于贯穿所述第一晶体管的发射极和基极，以在所述第一晶体管的集电极和发射极之间引起更大的第二非零电流ice2，以及

18、其中，|vce|高于|阈值电压|，并且vbe1、vbe2被选择择使得在所述第一状态下，ice1主要可归因于单极传导，而在所述第二状态下，ice2可归因于单极传导和双极传导两者。

19、该通道的存在，与基本上传统的bjt半导体结构不同，允许在集电极端子和发射极端子之间的单极传导。与具有传统结构的bjt晶体管相比，这使晶体管具有改进的增益特性。这被认为是因为通道提供一个在发射极区和集电极区之间的传导路径，而没有贯穿二极管结，从而提供相对较低的电阻。

20、vce的阈值电压的值取决于通道的厚度，和在发射极区和集电极区之间延伸的通道的长度，因此通常也取决于发射极区和集电极区之间的间隔距离。

21、通道的存在允许晶体管切换为“开”，即，在|vbe|值小于基极发射极二极管结的正向偏置电压|(vft)|时，存在通过集电极端子的超过最小值(de minimis)的电流。当在这种情况下“开”时，没有电流通过基极。这一特性的好处稍后会显现出来。

22、因此，|vbe1|被选择为小于|vft|以提供单极传导，而|vbe2|被选择为大于或等于|vft|以提供双极传导。

23、与仅在单极传导模式下操作相比，在基本上完全单极传导模式和包括双极传导的模式之间切换有两个好处：最大限度地减少过冲，并强制执行已知的电压限制。

24、如果在集电极和发射极之间的电流完全归因于单极传导的两个vbe电压之间切换，则当切换到较大的|vbe|时，电压可能过冲，因为晶体管的基极出现了浪涌电荷。这会产生延迟，因为当电荷从基极放电/回流到基极时，过冲vbe会返回到较大的|vbe|。这具有限制最大开关频率的效果，因为随着开关频率的增加，电路将试图切换，而较大的|vbe|仍然过冲。这个问题在mosfet和jfets中遇到，其中栅极端子和漏极端子之间的电流完全是单极的。

25、相比之下，当切换到电压vbe(其中|vbe|>|vft|)使得集电极和发射极之间的电流部分归因于双极传导时，随着vbe增加超过vft，正向偏置的基极-发射极结导致基极电流的快速增加。这具有箝位较大的|vbe|的效果，从而最小化过冲，并因此提高最大可能的开关频率。

26、另一种解释是，如果只在单极模式下操作，如jfet那样，则有可能将基极电压(用于jfet的栅极电压)从轨道拉到轨道。然而，在双极模式下，当|vbe|>|vft|时，存在基极电流，该基极电流抵抗到轨道的拉力并限制vbe电压，这意味着，电压摆动最多是从一个轨道到vbe2。较小的电压摆动允许更快的开关速度。

27、晶圆上的晶体管和二极管永远不会完全相同，相邻器件之间的增益、正向电压等都会有细微的变化。例如，当在0.4v-0.2v的标称开关电压之间操作时，一个晶体管可以在0.35v-0.25v之间开关，另一个晶体管在0.45v-0.2v之间开关。这种变化可能足以防止电路工作，例如，如果一个异常弱的晶体管驱动一个异常强的晶体管。

28、通过箝位电路中所有晶体管的开关电压中的一个，为晶体管之间的另一个开关电压的变化提供了更大的公差，从而降低了电路故障的可能性。

29、在两个“开”状态之间切换晶体管以便在晶体管的输出处切换两个逻辑条件之一，与在“开”和“关”条件之间切换以相同开关电压操作的尺寸相当的晶体管相比，允许以显著降低的基极电容进行操作，并因此具有更快的开关速度。

30、晶体管输出上的负载用于在两种电路逻辑状态下保持晶体管“开”。负载可以至少部分地由晶体管的输出和参考电压之间的第一二极管提供。这确保了即使当晶体管的输出连接到没有从晶体管的输出汲取电流的下一级晶体管时，也存在负载。在操作中，第一二极管可以被反向偏置。

31、该电路可包括连接在晶体管的基极和参考电压之间的反向偏置的第二二极管。反向偏置的第二二极管提供上拉或下拉功能(取决于第一晶体管是npn晶体管还是pnp晶体管)。执行该功能依赖于存在通过第二二极管的漏电流。有利地，电路被操作使得贯穿第二二极管的电压低于第二二极管的击穿电压，以提供适于快速逻辑切换的电流值。

32、如前所述，vft两端的较小的开关电压进一步提高了第一晶体管的开关速度。实现较小开关电压的另一手段是在电路中包括有利地正向偏置的第三二极管，该第三二极管被布置为使得信号源通过第三二极管连接到第一晶体管的基极。第三二极管的作用是抑制信号源电压摆动的大小，从而减小第一晶体管的基极端子处的电压摆动。

33、通过在一种状态下操作使得存在双极传导，可以将晶体管的基极端子的电压摆动(包括过冲(如果存在))限制到小于0.6v。随着第三二极管的引入，电压摆动可进一步降至0.3v或更低。

34、第一二极管可以是齐纳二极管。第二二极管可以是齐纳二极管。第三二极管可以是齐纳二极管。第一二极管可以是肖特基二极管。第二二极管可以是肖特基二极管。第三二极管可以是肖特基二极管。第一二极管可以是隧道二极管。第二二极管可以是隧道二极管。第三二极管可以是隧道二极管。

35、在一个实施方案中，在电路是集成的半导体电路的情况下，第三二极管可以由提供第一晶体管基极的半导体的第三区组成。

36、在第三二极管是肖特基二极管的情况下，第三半导体区直接接触金属层。在第三二极管是齐纳二极管或隧道二极管的情况下，它可以由与第三半导体区直接接触的另一半导体区组成。

37、这些实现方案中的任一个都提供了紧凑的布置，而不需要单独的集成电路组件。

38、该电路可以包括第二晶体管，并且其中第一晶体管的输出连接到第二晶体管的基极，以便控制第二晶体管。这样，可以称为第一级晶体管的第一晶体管驱动可以称为第二级晶体管的第二晶体管。第一二极管可以连接在第二晶体管的基极和参考电压之间。这样，第一二极管可以执行双重功能，即第一晶体管的负载和第二晶体管(由第一晶体管的第二二极管提供)的下拉/上拉功能。这样，第一晶体管在操作中可以被反向偏置。此外，电路被有利地操作，使得第一二极管两端的电压低于第一二极管的击穿电压，以提供适于快速逻辑切换的电流值。

39、第一晶体管和第二晶体管有利地都是npn晶体管或者都是pnp晶体管。当实现为集成半导体电路时，这简化了电路的制造。

40、该电路可以包括另一第三二极管，并且其中第一晶体管的输出通过该另一第三二极管连接到第二晶体管的基极。因此，第一二极管可以通过该另一第三二极管连接到第一晶体管的输出。该另一第三二极管用于在第二晶体管的基极处提供与第三二极管对第一晶体管的相同的电压摆动抑制。因此，第三二极管和该另一第三二极管可以基本相同。

41、如上所述，第一晶体管和第二晶体管(若存在)各自用作反相器逻辑门。

42、该电路可以包括一个或多个另外的双态逻辑信号源和一个或多个第四二极管，该一个或多个另外的双态逻辑信号源中的每一个通过该一个或多个第四二极管的不同的第四二极管连接到第一晶体管的基极。这提供了实现nor逻辑门的简单方法。

43、该电路可以包括第五二极管，第五二极管与第三二极管并联布置在信号源和第一二极管的基极之间；第三二极管和第五二极管是不同类型的半导体二极管。第三二极管和第五二极管之一是肖特基二极管。另一个可以是齐纳二极管或隧道二极管。与单独使用齐纳二极管或肖特基二极管相比，这种组合提供了增加的开关速度、最大开关频率和/或更小的器件面积。与第三二极管一样，可以布置第五二极管，因此当电路在操作中时，它是正向偏置的。

44、晶体管工作方式的一个结果是，随着vbe值变化至超过vft，可归因于双极传导和单极传导的ice的比例变化，因此晶体管的电流增益变化；随着双极传导的比例增加，电流增益下降。

45、通道在与第一二极管结正交的方向上的合适深度(即与第一二极管结正交的方向和电流通过通道的方向)将取决于晶体管被设计为操作时的vce的值例如，和/或通道的掺杂浓度。

46、例如，对于适于在0v和│5v│之间的标称电压范围内操作的晶体管，通道深度低于0.25μm且有利地为0.1μm或更小可能是合适的。

47、然而，对于给定的操作电压，所允许的通道的最大深度将明显小于设计为在可比较的操作电压下操作的jfet所存在的深度。

48、相比之下，从第一二极管结在相反方向上延伸的次分区的深度可以等于或大于通道深度的五倍。在一些实施方案中，次分区的深度可以至少是通道深度的二十倍。

49、次分区可以包括第一部分和第二部分，其中：第一部分具有比第二部分更高的净掺杂浓度；基极端子通过第一部分电连接到第二部分；其中第二部分与通道交界以提供第一二极管结，并与发射极区和集电极区交界以形成多个另外的二极管结。这确保了在基极接点处可以使用相对高的掺杂区来提供奥姆接点(ohmic contact)，而较低的掺杂区与通道、发射极区和集电极区交界。

50、当在第二状态下操作时，ice2可以主要归因于单极传导或双极传导，这取决于vbe2的值。确保主要双极传导是可能的，需要仔细选择发射极区、集电极区和基极的次分区的净掺杂浓度，以及发射极区和集电极区之间的间距，也称为基极宽度。精确值将取决于变量，诸如vce和vbe的预期操作电压范围以及所使用的半导体制造工艺尺寸和材料。用于为这些变量选择值的方法与设计传统bjt结构的的方法相同且常见，因此本领域技术人员将容易理解。

51、通道的净掺杂浓度可以等于或小于(例如，在0.1倍和1倍之间)次分区的净掺杂浓度。这确保了第一二极管结处的耗尽区与在次分区内相比优先在通道内形成。例如，在通道由p型半导体材料组成并且次分区由n型半导体材料组成的情况下，通道中p型掺杂剂的净掺杂浓度可以是次分区内n型掺杂剂净浓度的0.1倍至1倍。

52、为了在次分区的第一部分内提供良好的传导特性，次分区的第一部分可以具有1e16/cm3至5e17/cm3的净掺杂浓度，包括端值。

53、良好的双极传导特性还取决于集电极区与发射极区之间相对小的横向间距，因此该些集电极区与发射极区之间的横向间距可以小于或等于1.5微米。

54、以分数表示，通道深度与集电极区和发射极区之间的横向间距的比值可以是1/6或更小。

55、发射极区和/或集电极区可以至少部分位于基极的次分区内。

56、该电路可以是一个逻辑电路。该电路可以实现nor门。