一种N面GaN/ScAlGaN高电子迁移率晶体管及其制备方法

本发明属于半导体，具体涉及一种n面gan/scalgan高电子迁移率晶体管及其制备方法。

背景技术：

1、随着半导体技术的发展，gan高电子迁移率晶体管(hemt)以其较高的功率密度和效率，在微波毫米波功率放大器中具有巨大的应用潜力。目前国内外关于gan hemt器件的研究大多集中于ga面algan/gan hemt器件，通过缩小器件栅长lg可提高电流增益截止频率ft和功率增益截止频率fmax，进而提升器件的增益和效率。

2、ga面algan/gan hemt器件的algan势垒层厚度一般为20～30nm，当栅长lg<100nm时，短沟道效应加剧；现有方案中为了抑制短沟道效应，必须减薄algan势垒层厚度，此时存在以下问题：1、如果在外延生长时减小整个algan势垒层的厚度，沟道中二维电子气(2deg)密度减小，器件的寄生电阻增加反而不利于效率的提升；2、如果采用凹槽刻蚀减薄栅下algan势垒层厚度，栅下势垒层材料被损伤，栅漏电增大，器件可靠性变差，同时刻蚀深度难以精确控制，影响器件性能的均一性；3、直接在algan势垒层上淀积金属再高温退火形成的欧姆接触电阻较大，且其粗糙的形貌限制了器件尺寸的持续微缩。由此可见，ga面algan/gan hemt器件在尺寸微缩时面临严峻的短沟道效应和较高的源漏接触电阻等问题，难以在毫米波频段持续提升其电流增益截止频率ft、功率增益截止频率fmax和效率。

3、此外，采用inaln或者aln作为势垒层可以提高器件的2deg密度和工作频率，但是inaln/gan器件击穿电压较低，功率密度严重受限；同时，工作状态下inaln/gan器件容易在更低的电压烧毁，面临着严重的可靠性问题；而aln/gan器件的势垒厚度一般小于5nm，势垒漏电较大，击穿电压较低，器件工艺和可靠性还存在较多的问题。

4、因此，亟需提供一种n面gan/scalgan高电子迁移率晶体管，提高器件的可靠性。

技术实现思路

1、为了解决现有技术中存在的上述问题，本发明提供了一种n面gan/scalgan高电子迁移率晶体管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

2、第一方面，本发明提供一种n面gan/scalgan高电子迁移率晶体管，包括：

3、依次层叠设置的衬底、缓冲层、si掺gan层、势垒层、插入层、沟道层和帽层；其中，势垒层位于沟道层下方，形成背势垒，势垒层的材料包括scalgan；

4、源极和漏极，分别位于帽层沿第一方向的两侧，且源极和漏极沿第二方向由帽层的上方延伸至沟道层中；

5、栅极，位于帽层的上方，且沿第一方向，位于源极和漏极之间；

6、其中，第一方向与第二方向相交。

7、第二方面，本发明还提供一种n面gan/scalgan高电子迁移率晶体管的制备方法，包括：

8、提供一衬底，并对衬底进行预处理；

9、在预处理后的衬底上生长缓冲层；

10、在缓冲层上生成si掺gan层；

11、在si掺gan层上生长势垒层；其中，势垒层的材料包括scalgan；

12、在势垒层上生长插入层；

13、在插入层上生长沟道层；

14、在沟道层上生长帽层；

15、将帽层沿第一方向的两侧刻蚀掉，并刻蚀掉部分帽层，形成源极凹槽和漏极凹槽；

16、在源极凹槽上沉积欧姆接触金属，并进行退火，形成源极；在漏极凹槽上沉积欧姆接触金属，并进行退火，行成漏极；

17、在帽层上方沉积合金，形成栅极，沿第二方向，栅极位于源极与漏极之间；

18、第一方向与第二方向相交。

19、本发明的有益效果：

20、本发明提供的一种n面gan/scalgan高电子迁移率晶体管及其制备方法，具体而言，包括自下而上设置的衬底、缓冲层、si掺gan层、势垒层、插入层、沟道层和帽层；其中，帽层沿第一方向的两侧分别设置源极和漏极，并且源极和漏极沿第二方向由帽层的上方延伸至沟道层；帽层的上方设置由栅极，帽层沿第一方向位于源极和漏极之间；势垒层位于沟道层的下方，形成背势垒层，一方面，在减小栅长时，无需减小势垒层的厚度；可以理解的是，对于射频器件而言，为了提高器件的频率特性需要减小栅长，在减小栅长时为了避免短沟道效应又要对应减小栅极到沟道的距离，其中，现有技术中ga面器件势垒层在上，沟道层在下，所以必须通过减小势垒层厚度来实现缩短栅极到沟道距离的目的，而势垒层的厚度决定着2deg密度的大小，这将会导致2deg密度的下降；而本实施例中n面器件沟道层在上，势垒层在下，只需减小沟道层厚度就可以实现缩短栅极到沟道距离的目的，势垒层不会受到影响，不存在2deg密度下降，器件寄生电阻增加的问题；另一方面，考虑到栅极下方势垒层材料损伤，引发栅极漏电过大的问题，本实施例沟道层位于势垒层上方，无需对势垒层进行刻蚀，从而不会对势垒层产生损伤；可以理解的是，为了减小栅极到沟道的距离，现有技术中的ga面器件有时也采用凹槽刻蚀的方法，即通过刻蚀来减薄栅下势垒层的厚度，以达到提高器件频率特性的目的，本实施例中n面器件势垒层在沟道下方，栅极到沟道距离很小，无需进行刻蚀；其中，损伤是指刻蚀过程使势垒材料界面质量恶化，材料均一性下降；同时，帽层可以减小栅极漏电，提高肖特基接触势垒，从而提高击穿电压并减小栅极漏电，防止表面退化；另一方面，采用scalgan作为势垒层，由于其自发极化强度大，可以保持较高的2deg密度并进一步提高2deg的限阈性，抑制短沟道效应，从而实现更大的输出电流和更高的功率密度，减小器件的寄生电阻。

21、以下将结合附图及实施例对本发明做进一步详细说明。

技术特征：

1.一种n面gan/scalgan高电子迁移率晶体管，其特征在于，包括：

2.根据权利要求1所述的n面gan/scalgan高电子迁移率晶体管，其特征在于，所述势垒层的材料包括scxalyga1-x-yn，其中，x的值为0.1～0.25，y的值为0.6～0.8；

3.根据权利要求1所述的n面gan/scalgan高电子迁移率晶体管，其特征在于，所述源极与所述帽层和所述沟道层接触的区域为欧姆接触区域，所述漏极与所述帽层和所述沟道层接触的区域为欧姆接触区域。

4.根据权利要求1所述的n面gan/scalgan高电子迁移率晶体管，其特征在于，所述衬底包括c面碳化硅衬底、n面氮化镓衬底、a面斜切蓝宝石衬底、硅衬底或氮化铝衬底中的任一种。

5.根据权利要求1所述的n面gan/scalgan高电子迁移率晶体管，其特征在于，沿第二方向，所述si掺gan层的厚度为10nm～50nm，si的掺杂浓度为1×1018cm-3～5×1018cm-3。

6.根据权利要求1所述的n面gan/scalgan高电子迁移率晶体管，其特征在于，沿第二方向，所述缓冲层的厚度为1000nm～2000nm，所述缓冲层的材料包括氮化镓。

7.根据权利要求1所述的n面gan/scalgan高电子迁移率晶体管，其特征在于，沿第二方向，所述插入层的厚度为1nm～3nm，所述插入层的材料包括氮化铝。

8.根据权利要求1所述的n面gan/scalgan高电子迁移率晶体管，其特征在于，沿第二方向，所述沟道层的厚度为10nm～100nm，所述沟道层的材料包括氮化镓。

9.根据权利要求1所述的n面gan/scalgan高电子迁移率晶体管，其特征在于，沿第二方向，所述帽层的厚度为1nm～10nm，所述帽层的材料包括铝镓氮。

10.一种n面gan/scalgan高电子迁移率晶体管的制备方法，其特征在于，包括：

技术总结本发明公开了一种N面GaN/ScAlGaN高电子迁移率晶体管及其制备方法，涉及半导体技术领域，包括：依次层叠设置的衬底、缓冲层、Si掺GaN层、势垒层、插入层、沟道层和帽层；其中，势垒层位于沟道层下方，形成背势垒；源极和漏极，分别位于帽层沿第一方向的两侧，且源极和漏极沿第二方向由帽层的上方延伸至沟道层中；栅极，位于帽层的上方，且沿第一方向，位于源极和漏极之间。本发明采用ScAlGaN作为势垒层，由于其自发极化强度大、能与GaN完全晶格匹配、热稳定性高等优势，可以保持较高的2DEG密度，并进一步提高2DEG的限阈性，抑制短沟道效应，减小器件的寄生电阻，从而实现更大的输出电流和更高的功率密度。技术研发人员：马晓华,杨眉,付祯,鲁炯岐,张鹏,宓珉瀚受保护的技术使用者：西安电子科技大学技术研发日：技术公布日：2024/7/25