外延片及其制备方法、高电子迁移率晶体管和射频器件与流程

本发明涉及半导体，具体涉及一种外延片、一种外延片的制备方法、一种高电子迁移率晶体管和一种射频器件。

背景技术：

1、氮化镓gan或氮化铝镓gaaln（下称“氮化（铝）镓”）高电子迁移率晶体管（hemt，high electron mobility transistors）具有优良的射频性能，在射频功率放大器、射频开关等射频器件方面具有良好的应用前景。氮化（铝）镓高电子迁移率晶体管由于氮化（铝）镓的材料特性，一般采用异质衬底外延技术制备，常用的外延衬底有碳化硅sic、硅si和蓝宝石。目前已经被广泛应用的基站射频功率放大器用氮化（铝）镓射频器件基本都是采用碳化硅衬底技术，但由于碳化硅衬底成本比较高，人们开始寻求在成本较低而且面积更大的硅衬底上制备氮化（铝）镓高电子迁移率晶体管。

2、使用常规工艺制备硅基氮化（铝）镓射频器件，测试结果发现存在较大的衬底射频损耗，可能导致该射频损耗的原因主要有三种：一、在硅衬底上制备氮化（铝）镓高电子迁移率晶体管时，由于氮化（铝）镓外延生长过程为高温工艺，氮化（铝）镓外延生长的氮化铝aln成核层中铝原子会与硅衬底发生互扩散，由于铝原子在硅中表现为p型杂质，将会导致成核层下面的硅衬底形成空穴导电的p型半导体，这层p型导电层会引起射频损耗的增加；二、氮化（铝）镓外延层底部的氮化铝成核层质量比较差，存在一定量的载流子，使得成核层为非绝缘层，从而引起射频损耗；三、由于氮化铝具有显著的自发极化和压电极化效应，从而导致氮化铝成核层与硅衬底界面存在大量的极化正电荷，由此诱导硅表面形成三角形势阱并形成二维电子气（2deg，two-dimensional electron gas）的聚集，从而导致界面处电阻降低，增大射频损耗。

3、上述的射频损耗会引起射频器件射频性能的降低，比如插入损耗、功率增益、线性度等方面的劣势。

技术实现思路

1、为解决上述技术问题，经研究发现如果在硅衬底上生长一层碳化硅后，再生长氮化铝成核层等氮化（铝）镓外延结构，可以从以下三个方面来降低射频器件的射频损耗：

2、1、在硅衬底上外延氮化（铝）镓外延层工艺中，氮化（铝）镓外延层与硅衬底之间非故意互相扩散可以在界面形成低电阻的导电沟道，而在硅衬底上生长的碳化硅可以抑制氮化铝成核层与硅衬底之间的相互扩散，从而难以形成导电沟道，从而降低射频损耗。

3、2、硅衬底上外延生长一层碳化硅后，降低了硅衬底与氮化铝成核层的晶格失配度（硅（111）面与氮化铝的晶格失配度高达20%），氮化铝成核层在晶格失配度较小的碳化硅表面生长（碳化硅与氮化铝的晶格失配度为1.2%），可以获得晶格质量良好的氮化铝外延晶体薄膜，避免了氮化铝成核层缺陷和载流子的形成，提高了氮化铝成核层的绝缘性。

4、3、虽然氮化铝成核层具有显著的自发极化和压电极化效应，会在氮化铝和碳化硅界面有一定的极化正电荷，但是由于碳化硅和氮化铝功函数相近，并且由于碳化硅是宽禁带材料，虽然会使得碳化硅导带发生向下弯曲，但是还无法做到电子的积累以形成二维电子气，从而无法形成导电沟道，相比在硅衬底上外延氮化铝成核层具有更高的绝缘性，可以降低射频损耗。

5、然而，经进一步研究还发现，在上述硅衬底上生长碳化硅的方案中，由于碳化硅与硅衬底的晶格失配度较大，在硅衬底上生长碳化硅时，由于晶格失配原因无法沉积较厚的碳化硅，对于作为衬底与外延层之间的碳化硅外延插入层，当其较薄时，对氮化铝成核层与硅衬底的互扩散效果的抑制会减弱，对上述射频损耗的降低效果会减弱，并且同样由于晶格失配原因导致碳化硅外延插入层出现大量的缺陷，由此导致氮化铝成核层缺陷的增多，从而引起最终外延层缺陷增大。

6、鉴于此，本发明提供了一种外延片及其制备方法、高电子迁移率晶体管和射频器件，能够大大提高外延插入层的质量，从而在提高外延层质量的同时，有效降低最终制成的射频器件的射频损耗。

7、本发明采用的技术方案如下：

8、一种外延片，包括：衬底，所述衬底为硅衬底；外延层，所述外延层位于所述衬底之上，所述外延层为多层结构，所述外延层的最下层为成核层；外延插入层，所述外延插入层位于所述衬底与所述外延层之间，所述外延插入层包括介质层和碳化硅层，所述介质层位于所述衬底上，所述介质层具有镂空区域，以部分地覆盖所述衬底且在所述衬底与所述镂空区域相对应的位置形成衬底裸露区，所述碳化硅层位于所述衬底和所述介质层上，所述碳化硅层覆盖所述介质层和所述衬底裸露区。

9、可选地，所述介质层为二氧化硅sio2层、氮化硅sinx层或者氮氧化硅sion层。

10、可选地，所述介质层的厚度为10~100nm，所述碳化硅层位于所述介质层之上的部分的厚度为50~200nm。

11、进一步地，所述外延层还包括在所述成核层之上依次层叠的缓冲层、沟道层、势垒层和盖帽层。

12、一种外延片的制备方法，包括以下步骤：提供所述衬底；在所述衬底上生长介质膜，并在所述介质膜上刻蚀出镂空区域以形成所述介质层和所述衬底裸露区；采用兼具腐蚀作用的气源在所述介质层和所述衬底裸露区生长所述碳化硅层；在所述碳化硅层上生长所述成核层；在所述成核层上生长所述外延层除所述成核层之外的层结构。

13、进一步地，采用光刻工艺对所述介质膜进行刻蚀，至露出衬底，以形成所述介质层和所述衬底裸露区。

14、可选地，所述气源通过增加含卤素原子的气体以兼具腐蚀作用。

15、可选地，所述气源中的硅源和碳源均具有卤素原子，以兼具腐蚀作用。

16、一种高电子迁移率晶体管，包括上述外延片。

17、一种射频器件，包括上述高电子迁移率晶体管。

18、本发明的有益效果：

19、本发明通过在硅衬底和外延层之间设置外延插入层，且外延插入层包括具有镂空区域的介质层和碳化硅层，具有镂空区域的介质层的设置能够大大减少其上生长的碳化硅的位错，提高碳化硅层的质量，即提高外延插入层的质量，并且能够保证较小的外延层生长界面晶格失配度，抑制外延层生长界面导电沟道的形成，从而在提高外延层质量的同时，有效降低最终制成的射频器件的射频损耗。

技术特征：

1.一种外延片，其特征在于，包括：

2.根据权利要求1所述的外延片，其特征在于，所述介质层为二氧化硅sio2层、氮化硅sinx层或者氮氧化硅sion层。

3.根据权利要求2所述的外延片，其特征在于，所述介质层的厚度为10~100nm，所述碳化硅层位于所述介质层之上的部分的厚度为50~200nm。

4.根据权利要求1-3中任一项所述的外延片，其特征在于，所述外延层还包括在所述成核层之上依次层叠的缓冲层、沟道层、势垒层和盖帽层。

5.一种根据权利要求1-4中任一项所述的外延片的制备方法，其特征在于，包括以下步骤：

6.根据权利要求5所述的外延片的制备方法，其特征在于，采用光刻工艺对所述介质膜进行刻蚀，至露出衬底，以形成所述介质层和所述衬底裸露区。

7.根据权利要求5或6所述的外延片的制备方法，其特征在于，所述气源通过增加含卤素原子的气体以兼具腐蚀作用。

8.根据权利要求5或6所述的外延片的制备方法，其特征在于，所述气源中的硅源和碳源均具有卤素原子，以兼具腐蚀作用。

9.一种高电子迁移率晶体管，其特征在于，包括根据权利要求1-4中任一项所述的外延片。

10.一种射频器件，其特征在于，包括根据权利要求9所述的高电子迁移率晶体管。

技术总结本发明涉及半导体技术领域，提供一种外延片及其制备方法、高电子迁移率晶体管和射频器件，所述外延片包括：衬底，衬底为硅衬底；外延层，外延层位于衬底之上，外延层为多层结构，外延层的最下层为成核层；外延插入层，外延插入层位于衬底与外延层之间，外延插入层包括介质层和碳化硅层，介质层位于衬底上，介质层具有镂空区域，以部分地覆盖衬底且在衬底与镂空区域相对应的位置形成衬底裸露区，碳化硅层位于衬底和介质层上，碳化硅层覆盖介质层和衬底裸露区。本发明能够大大提高碳化硅层的质量，即提高外延插入层的质量，从而在提高外延层质量的同时，有效降低最终制成的射频器件的射频损耗。技术研发人员：刘新雷受保护的技术使用者：合肥欧益睿芯科技有限公司技术研发日：技术公布日：2024/7/29