半超结MOSFET结构的制作方法

本申请涉及半导体集成电路制造，具体涉及一种半超结mosfet结构。

背景技术：

1、随着经济的发展，全球对电能的需求量在逐年增加。面对这一挑战，高效地利用电能显得尤为重要。电力电子技术是一种能将电能高效利用的新兴技术，而功率半导体器件是电力电子技术的核心。因此，研究功率半导体器件对我国实现节能减排有重要意义。超结(superjunction，sj)耐压层是功率半导体器件领域的重要发明。sj耐压层可以获得远比传统耐压层更优异的比导通电阻(ron)与击穿电压(vb)的关系，因而被誉为功率半导体器件的里程碑。

2、然而，目前超结器件面临两个问题。其一是全超结的高深宽比制作工艺的复杂性及高成本；其二是耐压容易受电荷非平衡条件的影响。

技术实现思路

1、本申请提供了一种半超结mosfet结构，可以解决相关技术中的sj耐压层的耐压性能容易受电荷非平衡条件的影响的问题。

2、为了解决背景技术中所述的技术问题，本申请提供一种半超结mosfet结构，所述半超结mosfet结构包括：

3、第一导电类型衬底层；

4、第一导电类型外延层a，所述第一导电类型外延层a的下表面与所述第一导电类型衬底层的上表面接触；

5、第一导电类型外延层b，所述第一导电类型外延层b的下表面与所述第一导电类型外延层a的上表面接触；

6、高k绝缘柱，所述高k绝缘柱间隔地形成于所述第一导电类型外延层b中，从所述第一导电类型外延层b的上表面向下延伸；

7、第一导电类型外延层c，所述第一导电类型外延层c覆盖在所述第一导电类型外延层b上；

8、沟槽栅，所述沟槽栅位于所述高k绝缘柱的间隔上方；所述沟槽栅的两侧由上至下依次形成有第一导电类型源区和第二导电类型体区，所述沟槽栅的底端伸入所述第一导电类型外延层c中。

9、可选地，所述第一导电类型外延层b中的第一导电类型杂质浓度大于所述第一导电类型外延层a中的第一导电类型杂质浓度。

10、可选地，所述第一导电类型外延层a中的第一导电类型杂质浓度为所述第一导电类型外延层b中的第一导电类型杂质浓度的75％至85％。

11、可选地，所述高k绝缘柱的材质包括钛酸锶。

12、可选地，所述第一导电类型外延层a的高度为所述第一导电类型外延层a与所述第一导电类型外延层b高度之和的15％至25％。

13、可选地，所述第一导电类型外延层c中的第一导电类型杂质浓度大于所述第一导电类型外延层b中的第一导电类型杂质浓度。

14、可选地，所述第一导电类型外延层c中的第一导电类型杂质浓度为y×1017atom/cm2，其中，y为1至9中的任意值。

15、可选地，所述高k绝缘柱的高度为所述第一导电类型外延层b高度的85％至95％。

16、本申请技术方案，至少包括如下优点：本申请中的半超结mosfet结构中半超结的击穿电压由耐压层和第一导电类型外延层a区域共同决定的，高k绝缘柱作为耐压层，能够避免超结耐压层中p柱和n柱电荷不平衡导致的击穿电压下降的问题。且半超结结构优化了电场分布，降低制作工艺的复杂性，降低成本。因此我们可以将第一导电类型外延层b区采用高的掺杂浓度来维持高击穿电压，从而实现了较低的比导通电阻ron,sp。且本申请中的半超结面积小于全超结结构，因此其反向恢复电荷qrr比全超结结构更小，半超结mosfet的体二极管的反向恢复特性也比超结mosfet的更软。

技术特征：

1.一种半超结mosfet结构，其特征在于，所述半超结mosfet结构包括：

2.如权利要求1所述的半超结mosfet结构，其特征在于，所述第一导电类型外延层b中的第一导电类型杂质浓度大于所述第一导电类型外延层a中的第一导电类型杂质浓度。

3.如权利要求2所述的半超结mosfet结构，其特征在于，所述第一导电类型外延层a中的第一导电类型杂质浓度为所述第一导电类型外延层b中的第一导电类型杂质浓度的75％至85％。

4.如权利要求1所述的半超结mosfet结构，其特征在于，所述高k绝缘柱的材质包括钛酸锶。

5.如权利要求1所述的半超结mosfet结构，其特征在于，所述第一导电类型外延层a的高度为所述第一导电类型外延层a与所述第一导电类型外延层b高度之和的15％至25％。

6.如权利要求1所述的半超结mosfet结构，其特征在于，所述第一导电类型外延层c中的第一导电类型杂质浓度大于所述第一导电类型外延层b中的第一导电类型杂质浓度。

7.如权利要求1所述的半超结mosfet结构，其特征在于，所述第一导电类型外延层c中的第一导电类型杂质浓度为y×1017atom/cm2，其中，y为1至9中的任意值。

8.如权利要求1所述的半超结mosfet结构，其特征在于，所述高k绝缘柱的高度为所述第一导电类型外延层b高度的85％至95％。

技术总结本申请涉及半导体集成电路制造技术领域，具体涉及半超结MOSFET结构。半超结MOSFET结构包括：第一导电类型外延层A，第一导电类型外延层A的下表面与第一导电类型衬底层的上表面接触；第一导电类型外延层B，第一导电类型外延层B的下表面与第一导电类型外延层A的上表面接触；高K绝缘柱，高K绝缘柱间隔地形成于第一导电类型外延层B中，从第一导电类型外延层B的上表面向下延伸；第一导电类型外延层C，第一导电类型外延层C覆盖在第一导电类型外延层B上；沟槽栅位于高K绝缘柱的间隔上方；沟槽栅的两侧由上至下依次形成有第一导电类型源区和第二导电类型体区，沟槽栅的底端伸入第一导电类型外延层C中。技术研发人员：杨伟,王康,倪运春,潘嘉,杨继业受保护的技术使用者：华虹半导体（无锡）有限公司技术研发日：技术公布日：2024/7/29