读定时电路的制作方法

本发明涉及一种半导体集成电路，特别是涉及一种读定时电路。

背景技术：

1、存储器的读取电路中，需要采用读定时电路来得到定时的控制信号，如图1所示，是现有读定时电路的电路图；如图2所示，是现有读定时电路中各信号的波形曲线；现有读定时电路包括：反相延时单元和反相器101。

2、所述反相延时单元的输入端连接输入信号in。

3、所述反相延时单元的输出端为中间节点并输出中间信号c。

4、所述反相器101的输入端连接中间节点，所述反相器101的输出端输出第一输出信号out。

5、所述反相延时单元包括pmos管mp101、nmos管mn102、电阻r101和电容c101。

6、所述反相延时单元是在由pmos管mp101和nmos管mn102形成的cmos反相器的基础上在nmos管mn102组成的下拉路径上串联一个电阻r101以及在输出端和地之间连接一个电容c101实现的；这样当输入信号in从低电平切换为高电平时，中间信号c不会立即反相，而是会从高电平通过电阻r101和电容c101组成的rc电路逐渐放电来实现逐渐降低，从而实现延时。当中间信号c下降到如图2中虚线102所示位置处对应的电压即所述反相器101的翻转电压处时，所述反相器101会产生翻转，如虚线圈103所示，第一输出信号out这时才产生翻转即由低电平切换为高电平，所以，通过现有读定时电路能实现对第一输出信号out的定时控制。

7、所述反相器101的电源端会连接电源电压vdd。电源电压vdd通常不可避免具有噪声波动，当这个噪声波动是出现在中间信号c达到翻转电压附近时，则会对第一输出信号out产生不利影响即会产生毛刺。如图2所示，虚线圈104中显示了在翻转点处产生了电源噪声即所述电源电压vdd的噪声波动。这时单独用曲线out’表示受影响后的所述第一输出信号，可以看出，曲线out’中出现了标记105所示的毛刺。由于第一输出信号最终会作为读取电路中的控制信号，毛刺有可能导致读错误。

技术实现思路

1、本发明是提供一种读定时电路，能在输出信号的翻转点附近消除由电源噪声而产生的输出信号毛刺，提高电路的稳定性。

2、本发明提供的读定时电路包括：反相延时单元和反相器。

3、所述反相延时单元的输入端连接输入信号。

4、所述反相延时单元的输出端为中间节点并输出中间信号。

5、所述反相器的输入端连接中间节点，所述反相器的输出端输出第一输出信号。

6、所述反相延时单元包括第一上拉路径、第一下拉路径和第一电容。

7、所述第一电容连接在中间节点和地之间。

8、所述第一上拉路径连接在所述中间节点和电源电压之间。

9、所述第一下拉路径连接在所述中间节点和地之间。

10、所述第一上拉路径的控制端和所述第一下拉路径的控制端都连接所述输入信号。

11、所述输入信号为低电平时，所述第一上拉路径导通以及所述第一下拉路径关断，所述中间节点充电。

12、所述输入信号为高电平时，所述第一上拉路径关断以及所述第一下拉路径导通，所述中间节点放电。

13、所述第一下拉路径中设置有第一下拉电阻，所述中间节点通过所述第一下拉电阻和所述第一电容形成的第一rc电路放电。

14、所述反相器的电源端连接电源电压。

15、在所述电源电压和中间节点之间连接有第二电容；在所述电源电压具有噪声波动时，所述第二电容保持所述电源电压和所述中间信号之间的电压差不变，以消除所述第一输出信号中由于所述噪声波动而产生的毛刺。

16、进一步的改进是，还包括：第二下拉路径，所述第二下拉路径连接在在所述中间节点和地之间。

17、所述第二下拉路径的控制端连接所述第一输出信号。

18、在所述中间节点放电过程中，所述第一输出信号切换为高电平后，所述第二下拉路径导通从而使所述中间节点直接接地，用于提高电路稳定性。

19、进一步的改进是，所述第一下拉电阻为可变电阻，通过调节所述第一下拉电阻的大小调节所述中间节点放电速度，并从而调节所述输入信号的上升沿和所述第一输出信号的上升沿之间的第一延时时间。

20、进一步的改进是，所述第一下拉路径中还包括第一nmos管，所述第一nmos管的栅极作为所述第一下拉路径的控制端。

21、所述第一nmos管的漏极连接所述中间节点，所述第一nmos管的源极连接所述第一下拉电阻的第一端，所述第一下拉电阻的第二端接地；或者，所述第一下拉电阻的第一端连接所述中间节点，所述第一下拉电阻的第二端连接所述第一nmos管的漏极，所述第一nmos管的源极接地。

22、进一步的改进是，所述第二电容采用mos电容。

23、进一步的改进是，所述mos电容由第二pmos管组成，所述第二pmos管的源极、漏极和衬底电极连接在一起并作为第一电极，所述第一pmos管的栅极作为第二电极。

24、进一步的改进是，所述第二下拉路径由第二nmos管组成，所述第二nmos管的栅极作为所述第二下拉路径的控制端，所述第二nmos管的源极接地以及漏极连接所述中间节点。

25、进一步的改进是，所述反相器采用cmos反相器。

26、进一步的改进是，所述第一上拉路径还包括第一pmos管，所述第一pmos管的栅极作为所述第一上拉路径的控制端。

27、进一步的改进是，所述第一上拉路径中设置有第一上拉电阻，所述中间节点通过所述第一上拉电阻和所述第一电容形成的第二rc电路充电。

28、进一步的改进是，还包括：第二上拉路径，所述第二上拉路径连接在在所述中间节点和电源电压之间；

29、所述第二上拉路径的控制端连接所述第一输出信号；

30、在所述中间节点充电过程中，所述第一输出信号切换为低电平后，所述第二上拉路径导通从而使所述中间节点直接接电源电压，用于提高电路稳定性。

31、进一步的改进是，所述第一上拉电阻为可变电阻，通过调节所述第一上拉电阻的大小调节所述中间节点充电速度，并从而调节所述输入信号的下降沿和所述第一输出信号的下降沿之间的第二延时时间。

32、进一步的改进是，所述第一pmos管的漏极连接所述中间节点，所述第一pmos管的源极连接所述第一上拉电阻的第一端，所述第一上拉电阻的第二端接电源电压；或者，所述第一上拉电阻的第一端连接所述中间节点，所述第一上拉电阻的第二端连接所述第一pmos管的漏极，所述第一pmos管的源极接电源电压。

33、进一步的改进是，所述第一pmos管的漏极连接所述中间节点，所述第一pmos管的源极接电源电压。

34、进一步的改进是，所述第二上拉路径由第三pmos管组成，所述第三pmos管的栅极作为所述第二上拉路径的控制端，所述第三pmos管的源极接电源电压以及漏极连接所述中间节点。

35、本发明通过在反相延时单元的输出端和反相器的输入端连接形成的中间节点和电源电压之间连接第二电容，利用第二电容两端电压不会突变的特性，使得电源电压具有噪声波动时，中间节点也会产生噪声波动相同的波动，这样中间节点的波动就能抵消电源电压的噪声波动对反相器的输出信号即第一输出信号的不利影响，特别是能在反相器的输出信号的翻转点附近消除由电源噪声而产生的输出信号毛刺，提高电路的稳定性。

36、本发明还能进一步设置第二下拉路径，并利用第一输出信号控制第二下拉路径的导通，在中间节点放电过程中，当第一输出信号达到高电平后导通第二下拉路径，从而使中间节点直接接地，这样中间节点不需要再慢慢放电，进一步提高电路的稳定性。

37、同样，本发明中如果在反相延时单元的第一上拉电路中也设置有用于控制充电速度的第一上拉电阻时，也能进一步设置第二上拉电路，在中间节点充电过程中，当第一输出信号达到低电平后导通第二上拉路径，从而使中间节点直接接电源电压，这样中间节点不需要再慢慢充电，中间信号和第一输出信号之间能实现互锁，从而能进一步提高电路的稳定性。