一种激活预充电反馈电路和存储器的制作方法

本公开的实施例涉及半导体存储器及其它相关，具体地，涉及适用于一种激活预充电反馈电路和存储器。

背景技术：

1、动态随机存取存储器（dynamic random access memory，dram），也叫主存，是与cpu直接交换数据的内部存储器。它具有随时读写、速度快的特点，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。

2、在dram芯片内部，存在着激活反馈回路，当dram芯片接收到激活信号的时候，激活信号会输入到激活反馈回路，产生一个反馈信号a，该反馈信号表示dram芯片内部的激活过程已完成。在产生反馈信号a之前，即使外部给了预充电信号，在dram芯片内部也不会进行预充电的过程。类似的，当芯片接收到预充电信号的时候，预充电信号也会输入到激活反馈回路，产生一个反馈信号b，该反馈信号表示dram芯片内部的预充电信号已完成。在产生反馈信号b之前，即使外部给了激活命令，在dram芯片内部也不会激活的过程。

3、dram芯片的激活预充电机制有效保护了芯片内部的数据，如果外部信号的输入并没有满足规定的时序要求，芯片内部并不会去执行相应的命令。

4、但现有技术中，dram芯片内部会分成多个存储库，以实现芯片内部的并行操作，从而提高整个dram芯片的带宽利用率，现有技术中设计dram芯片每个存储库都有自己独立的激活反馈回路，增加了整体dram芯片的整体面积。

技术实现思路

1、本文中描述的实施例提供了一种激活预充电反馈电路和存储器，以解决现有技术存在的问题。

2、第一方面，根据本公开的内容，提供了一种激活预充电反馈电路，包括：激活反馈模块、预充电反馈模块和信号产生模块；

3、其中，所述激活反馈模块，被配置为接收激活触发信号和激活库地址，根据所述激活触发信号和所述激活库地址，生成库激活反馈信号，所述激活库地址为所述激活触发信号对应的存储库的地址信息，所述库激活反馈信号表征所述激活库地址所对应的存储库完成激活；

4、所述预充电反馈模块，被配置为接收预充电触发信号和与所述预充电触发信号对应的预充电库地址，根据所述预充电触发信号和所述预充电库地址，生成库预充电反馈信号，所述预充电库地址为所述预充电触发信号对应的存储库的地址信息，所述库预充电反馈信号表征所述预充电库地址所对应的存储库完成预充电；

5、所述信号产生模块，被配置为接收所述库激活反馈信号或所述库预充电反馈信号，在接收到所述库激活反馈信号和与所述库激活反馈信号对应的存储库的预充电信号时，输出与所述库激活反馈信号对应的存储库的预充电触发信号至所述预充电反馈模块，以及，在接收到所述库预充电反馈信号和与所述库预充电反馈信号对应的存储库的激活信号时，输出与所述库预充电反馈信号对应的存储库的激活触发信号至所述激活反馈模块。

6、在本公开一些实施例中，所述激活反馈模块包括：激活反馈单元、第一存储单元和第一时钟门控单元；

7、其中，所述激活反馈单元，被配置为接收激活触发信号并生成激活反馈信号；

8、所述第一存储单元，被配置为接收激活触发信号、与所述激活触发信号对应的激活库地址和所述激活反馈信号，并根据所述激活反馈信号输出所述激活库地址；

9、所述第一时钟门控单元，被配置为接收所述激活反馈信号和所述激活库地址，并根据所述激活反馈信号和所述激活库地址生成库激活反馈信号。

10、在本公开一些实施例中，所述第一时钟门控单元包括第一锁存器和第一与门；

11、所述第一锁存器的第一端与所述第一存储单元电连接，所述第一锁存器的第二端与所述激活反馈单元电连接，所述第一锁存器的第三端与所述第一与门的第一端电连接，所述第一与门的第二端与所述激活反馈单元电连接，所述第一与门的第三端与所述信号产生模块的第一端电连接。

12、在本公开一些实施例中，所述第一锁存器，被配置为在激活反馈信号为低电平时，输出第一端信号至所述第一与门；在激活反馈信号为高电平时，保持输出信号不变。

13、所述第一与门，被配置在所述第一锁存器输出高电平信号，且第二端输入激活反馈信号时，生成库激活反馈信号。

14、在本公开一些实施例中，所述预充电反馈模块包括预充电反馈单元、第二存储单元和第二时钟门控单元；

15、其中，所述预充电反馈单元，被配置为接收预充电触发信号并生成预充电反馈信号；

16、所述第二存储单元，被配置为接收预充电触发信号、与所述预充电触发信号对应的预充电库地址和所述预充电反馈信号，并根据所述预充电反馈信号输出所述预充电库地址；

17、所述第二时钟门控单元，被配置为接收所述预充电反馈信号和所述预充电库地址，并根据所述预充电反馈信号和所述预充电库地址生成库预充电反馈信号。

18、在本公开一些实施例中，所述第二时钟门控单元包括第二锁存器和第二与门；

19、所述第二锁存器的第一端与所述第二存储单元电连接，所述第二锁存器的第二端与所述预充电反馈单元电连接，所述第二锁存器的第三端与所述第二与门的第一端电连接，所述第二与门的第二端与所述预充电反馈单元电连接，所述第二与门的第三端与所述信号产生模块的第二端电连接。

20、在本公开一些实施例中，所述第二锁存器，被配置为在预充电反馈信号为低电平时，输出第一端信号至所述第二与门；在预充电反馈信号为高电平时，保持输出信号不变。

21、所述第二与门，被配置在所述第二锁存器输出高电平信号，且第二端输入预充电反馈信号时，生成库预充电反馈信号。在本公开一些实施例中，所述信号产生模块包括：使能信号生成单元和信号生成单元；

22、其中，所述使能信号生成单元，被配置为根据外部激活信号、重置信号和库预充电反馈信号生成激活使能信号，或根据外部预充电信号、重置信号和库激活反馈信号生成预充电使能信号；

23、所述信号生成单元，被配置为根据所述激活使能信号和所述外部激活信号生成激活触发信号，或根据所述预充电使能信号和所述外部预充电信号生成预充电触发信号。

24、在本公开一些实施例中，所述使能信号生成单元包括：延迟单元、第一非门、第一与非门、第二与非门、第三与非门和第二非门；

25、所述延迟单元的第一端和所述第一非门的第一端分别接收外部激活信号，所述延迟单元的第二端与所述第一与非门的第一端电连接，所述第一非门的第二端与所述第一与非门的第二端电连接，所述第一与非门的第三端与所述第二与非门的第一端电连接，所述第二与非门的第二端与所述第三与非门的第四端电连接，所述第二与非门的第三端分别与所述第二非门的第一端、所述第三与非门的第一端电连接，所述第三与非门的第二端接收库激活反馈信号或库预充电反馈信号，所述第三与非门的第三端接收重置信号。

26、第二方面，根据本公开的内容，提供了一种存储器，包括第一方面任一项所述的激活预充电反馈电路。

27、本公开实施例提供的激活预充电反馈电路和存储器，激活预充电反馈电路包括激活反馈模块、预充电反馈模块和信号产生模块，信号产生模块分别与激活反馈模块和预充电反馈模块通信连接，接收激活反馈模块输出的库激活反馈信号，或接收预充电反馈模块输出的库预充电反馈信号，信号产生模块在接收到库激活反馈信号，且接收外部传输的与库激活反馈信号对应的存储库的预充电信号时，输出与库激活反馈信号对应的存储库的预充电触发信号至预充电反馈模块；信号产生模块在接收到库预充电反馈信号，且接收外部传输的与库预充电反馈信号对应的存储库的激活信号时，输出与库预充电反馈信号对应的存储库的激活触发信号至激活反馈模块，实现在dram芯片内部被分成多个存储库时，不同存储库共用一个激活预充电反馈电路，在满足芯片内部激活预充电逻辑工作的基础上，减小dram芯片的整体面积。

28、上述说明仅是本技术实施例技术方案的概述，为了能够更清楚了解本技术实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本技术实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本技术的具体实施方式。