一种存储器及补偿方法与流程

本发明涉及半导体，特别是一种存储器及补偿方法。

背景技术：

1、在现有技术的基于铁电存储器材料的设计中，目前都是采用厚栅大尺寸的器件来作为字线与位线的选择通过器，即1t1c中的transistor，这是为了能够配合主流的cmos工艺来作为适配，并不像主流存储器如nand、dram会有特殊工艺的选择器件来进行制造。而新型存储器采用新型的铁电材料，传统采用1.5v及以上的承压器件，一般选择cmos工艺双栅的高压器件作为存储器选择器，或者为了减小芯片整体尺寸，可以将铁电材料并入到主流的小尺寸工艺例如28nm/40nm中，而为了减小芯片尺寸，所采用的1t1c结构的transistor尺寸最好能做到越小越好，但是采用了小尺寸，铁电材料所需要的电压强度会使小尺寸的低压器件产生tddb（time dependent dielectric breakdown，经时击穿，即mos管栅极长时间积累电压导致的氧化膜击穿影响寿命的效应）和高电压下静态电流这两个比较大的问题，其中静态电流大不仅会导致功耗大大增加同时也会字线的电压驱动不足，进而导致位线上的写入电压不足的问题，最终影响存储器不够强，很容易出错。而倘若不采用cmos工艺中双栅的低压小尺寸器件而采用高电压器件，则会大大增加尺寸，不利于高容量铁电存储器的设计。因此目前设计主要矛盾在，小尺寸会有漏电和tddb的缺点，大尺寸则会大为增加芯片设计难度。

2、由于在采用通用型cmos工艺的低压器件作为铁电存储器的字线选择器以此来显著缩小整芯片尺寸，并且铁电储存器还要保持原有的写入电压大小，因此28nm/40nm的器件要承受高于其标准的电压，所以会带来tddb和高漏电的缺陷，本专利就是要从设计上来补偿小尺寸存储器选择器带来的这两个缺点以此来确保保证模具尺寸缩小的同时，存储器性能并不会受到太大的影响。

技术实现思路

1、鉴于现有技术中存在的问题，提出了本发明。

2、因此，本发明所要解决的技术问题是如何提供补偿电压以兼顾存储器小尺寸且降低漏电和tddb影响。

3、为解决上述技术问题，本发明提供如下技术方案：一种存储器，包括补偿单元，包括控制模块与所述控制模块连接的补偿模块；存储结构，包括三极管与所述三极管的源极连接的存储模块，所述补偿单元通过所述控制模块连接至所述三极管的漏极；位线，具有互相平行的n条，n为大于的自然数；字线，具有互相平行的m条，m为大于的自然数；各个所述字线上设置有多个存储结构，且各个存储结构通过其三极管的栅极依次连接在对应的字线上；各个所述存储结构还通过其三极管的漏极连接在对应的位线上。

4、作为本发明所述存储器的一种优选方案，其中：所述补偿单元还包括与所述控制模块连接的平衡模块，所述平衡模块接入0v的下拉电压。

5、作为本发明所述存储器的一种优选方案，其中：所述控制模块包括带有转换开关的灵敏放大器。

6、作为本发明所述存储器的一种优选方案，其中：所述补偿模块接入线性稳压器电源提供的补偿电压。

7、作为本发明所述存储器的一种优选方案，其中：所述存储模块的上极板与三极管的源极连接，所述存储模块的下极板接入芯片电源提供的电压。

8、作为本发明所述存储器的一种优选方案，其中：所述字线由电荷泵提供输入电压。

9、为解决上述技术问题，本发明提供如下技术方案：一种应用于上述存储器的补偿方法，所述字线未被选中时，位线上电压设置为0；

10、所述字线被选中时，所述控制模块动作，所述位线区分成选中区和未选区，选中区和未选区对应的所述补偿模块均调整为补偿电压；

11、所述控制模块接入写入路径1时，所述字线通过电荷泵抬高后的电压大于三极管的阈值电压与三极管的栅极接入电压之和；

12、所述控制模块接入写入路径1时，选中区的所述存储模块上极板电压大于下极板电压，所述存储模块记录下存储信号“1”；

13、所述控制模块接入写入路径0时，选中区的所述存储模块上极板电压小于下极板电压，所述存储模块记录下存储信号“0”；

14、写入过程完成后，先撤掉所述字线上的电压，所述控制模块切换回所述平衡模块接入的下拉电压。

15、作为本发明所述补偿方法的一种优选方案，其中：所述补偿电压低于存储模块的翻转电压。

16、作为本发明所述补偿方法的一种优选方案，其中：当所述控制模块接入写入路径1时，选中区的存储模块不会受到补偿电压影响。

17、作为本发明所述补偿方法的一种优选方案，其中：当所述控制模块接入写入路径0时，控制模块与正常接地断开，由外部模块驱动。

18、本发明的有益效果：

19、本方案在每个控制模块里面增加一个或者两个nmos管器件的基础上可以同时解决电荷泵抬升漏电的问题以及存储器位线选择器tddb使用寿命的问题，从而得以解决铁电存储器小尺寸的cmos工艺兼容的问题，在不用增加特殊工艺的情况下存储器的性能还得以保证。

技术特征：

1.一种存储器，其特征在于：包括，

2.如权利要求1所述的存储器，其特征在于：所述补偿单元（100）还包括与所述控制模块（101）连接的平衡模块（103），所述平衡模块（103）接入0v的下拉电压。

3.如权利要求2所述的存储器，其特征在于：所述控制模块（101）包括带有转换开关的灵敏放大器。

4.如权利要求3所述的存储器，其特征在于：所述补偿模块（102）接入线性稳压器电源提供的补偿电压。

5.如权利要求4所述的存储器，其特征在于：所述存储模块（202）的上极板与三极管（201）的源极连接，所述存储模块（202）的下极板接入芯片电源提供的电压。

6.如权利要求5所述的存储器，其特征在于：所述字线（400）由电荷泵提供输入电压。

7.一种应用于如权利要求2-5任一所述的存储器的补偿方法，其特征在于：

8.如权利要求7所述的补偿方法，其特征在于：所述补偿电压低于存储模块（202）的翻转电压。

9.如权利要求8所述的补偿方法，其特征在于：当所述控制模块（101）接入写入路径1时，选中区的存储模块（202）不会受到补偿电压影响。

10.如权利要求9所述的补偿方法，其特征在于：当所述控制模块（101）接入写入路径0时，控制模块（101）与正常接地断开，由外部模块驱动。

技术总结本发明公开了一种存储器及补偿方法，涉及半导体技术领域。本发明包括补偿单元，包括控制模块，以及与所述控制模块连接的补偿模块，所述控制模块包括带有转换开关的灵敏放大器，所述补偿模块接入线性稳压器电源提供的补偿电压。本发明的有益效果：本方案在每个控制模块里面增加一个或者两个NMOS管器件的基础上可以同时解决电荷泵抬升漏电的问题以及存储器位线选择器TDDB使用寿命的问题，从而得以解决铁电存储器小尺寸的CMOS工艺兼容的问题，在不用增加特殊工艺的情况下存储器的性能还得以保证。技术研发人员：方原,陈敦仁,吕震宇,程晓恬受保护的技术使用者：温州核芯智存科技有限公司技术研发日：技术公布日：2024/1/15