半导体器件的制作方法

本公开涉及半导体器件，更具体地涉及有效应用于包括非易失性存储器的半导体器件的技术。

背景技术：

1、近年来，mcu(微控制单元)需要处理多cpu(中央处理单元)内核和ota(空中传送)功能。在这种情况下，对非易失性存储器的写入请求和擦除请求的竞争频率变得显著。具体而言，由于多个cpu内核，cpu内核的数量变得大于闪存库的数量，并且对同一库的写入请求或擦除请求的竞争可能频繁发生。附加地，通过处理ota功能，固件的更新变得至关重要，并且为了记录车辆等的现场信息，可能频繁发生与写入请求和擦除请求的冲突。

2、例如，专利文献1(日本专利申请公开号2008-34045)公开了用于缩短从提供由于写入操作或擦除操作期间的中断而暂停的指令到实际暂停的过渡时间的技术。具体地，响应于写入操作或擦除操作期间的中断命令，写入电压或擦除电压的施加被异步地取消，这实现了写入或擦除禁止时段(中断时间)的缩短。

技术实现思路

1、尽管如上所述的操作有偏差，但在从写入操作或擦除操作返回时，有必要再次向相同区域施加写入电压或擦除电压，使得为了确保非易失性存储器的相对性，暂停指令被限制为一次使用。因此，针对第二和后续中断处理的中断时间不可以被减少，并且对第二和后续暂停中断的响应被延迟。然而，如上所述，当必须处理多个cpu内核和ota(空中传送)功能时，假设写入请求和擦除请求的冲突可能频繁发生。在这种情况下，常规技术难以在确保非易失性存储器的可靠性的同时快速响应频繁发生的暂停处理。

2、鉴于此，做出了本公开。目的之一是提供半导体器件，半导体器件能够在确保非易失性存储器的可靠性的同时快速响应频繁发生的暂停处理。从说明书和附图的描述中，其他问题和新颖特征将变得明显。

3、本申请中所公开的典型发明的简要概述如下。代表性半导体器件包括电可写入或可擦除的非易失性存储器以及用于执行非易失存储器的写入操作和擦除操作的模式控制的控制电路，

4、其中非易失性存储器包括：

5、重写暂停/恢复控制电路：其对来自控制单元的暂停请求信号作出响应，暂停请求信号请求暂停包含写入操作和擦除操作中的至少一个的重写操作；对用于暂停写入电压或擦除电压的施加的操作以及来自控制单元的恢复请求信号作出响应，恢复请求信号请求从重写操作的暂停中恢复；控制用于从重写电压或擦除电压的施加的暂停中恢复的操作；以及在写入电压或擦除电压的电压施加停止时，向重写中断/返回控制电路输出电压施加停止标志，重写中断/返回控制电路向控制电路输出电压施加停止标志，以及

6、重写信息保持电路，其保持用于标识在暂停请求信号的响应时间时施加了写入电压的选择线的写入位置信息、或者用于标识在暂停请求信号的响应时间时施加了擦除电压的选择线的擦除位置信息，

7、其中当非易失性存储器处于写入模式或擦除模式时，控制单元对暂停指令作出响应，向重写暂停/恢复控制单元传输写入的暂停请求信号，对由暂停请求信号暂停的非易失性存储器的写入模式或擦除模式的恢复指令作出响应，并且当从重写暂停/恢复控制单元输出的电压施加停止标志有效时，向重写暂停/恢复控制单元输出写入的恢复请求信号。

8、根据一个实施例，可以提供能够在确保非易失性存储器的可靠性的同时，快速响应频繁发生的暂停处理的半导体器件。

技术特征：

1.一种半导体器件，包括电可写入或电可擦除的非易失性存储器以及用于执行所述非易失存储器的写入操作和擦除操作的模式控制的控制电路，

2.根据权利要求1所述的半导体器件，

3.根据权利要求1所述的半导体器件，

4.根据权利要求1所述的半导体器件，

5.一种半导体器件，具有电可写入或电可擦除的非易失性存储器以及用于执行所述非易失存储器的写入操作和擦除操作的模式控制的控制电路，

6.根据权利要求1所述的半导体器件，

7.根据权利要求6所述的半导体器件，

技术总结半导体器件具有电可写入或可擦除的非易失性存储器以及用于执行非易失存储器的写入操作和擦除操作的模式控制的控制电路，其中非易失性存储器具有重写暂停/恢复控制电路：其对来自控制单元的请求暂停重写操作的暂停请求信号作出响应；对用于暂停施加写入电压或擦除电压的操作以及来自控制单元的请求从重写操作的暂停进行恢复的恢复请求信号作出响应；控制用于从电压施加的暂停中恢复的操作；以及在写入电压或擦除电压的电压施加停止时向重写中断/返回控制电路输出电压施加停止标志，重写中断/返回控制电路向控制电路输出电压施加停止标志，并且重写信息保持电路保持用于标识在暂停请求信号的响应时间时被施加了写入电压的选择线的写入位置信息。技术研发人员：蛇岛浩史受保护的技术使用者：瑞萨电子株式会社技术研发日：技术公布日：2024/1/15