数据接收电路的制作方法

本申请案主张美国第17/741,598及17/741,884号专利申请案的优先权(即优先权日为“2022年5月11日”)，其内容以全文引用的方式并入本文中。本公开关于一种数据接收电路。特别是关于一种具有一均衡器的数据接收电路。

背景技术：

1、在存储器元件中，输入接收器广泛地用于接收多个输入信号。然而，随着对该等存储器元件的操作速度的要求越来越高，该等输入接收器可能跟不上，导致正确判断输入数据的余量很小。在输入数据被错误解释的情况下，该等存储器元件可能会崩溃或操作异常。

2、上文的“先前技术”说明仅提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

1、本公开的一实施例提供一种数据接收电路。该数据接收电路包括一数据输入电路、一闩锁电路以及一均衡器。该数据输入电路经配置以接收一输入信号。该闩锁电路连接到该数据输入电路，且经配置以输出一输出信号而响应该输入信号。该均衡器连接到该闩锁电路，且经配置以在一均衡阶段于一第一节点处提供一第一电压以及于一第二节点处提供一第二电压。该第一电压不同于该第二电压。

2、本公开的另一实施例提供一种数据接收电路。该数据接收电路包括一数据输入电路、一闩锁电路以及一均衡器。该数据输入电路，经配置以接收一输入信号。该闩锁电路连接到该数据输入电路，且经配置以输出一输出信号而响应该输入信号。该均衡器包括一第一晶体管以及一第二晶体管。该第一晶体管具有一源极，连接到该闩锁电路。该第二晶体管具有一源极以及一栅极，该第二晶体管的该源极连接到该闩锁电路，该第二晶体管的该栅极连接到该第一晶体管的一栅极。

3、上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。

技术特征：

1.一种数据接收电路，包括：

2.如权利要求1所述的数据接收电路，其中该数据输入电路包括一第一输入以及一第二输入，该第一输入经配置以接收一参考电压，该第二输入经配置以接收该输入信号。

3.如权利要求2所述的数据接收电路，其中在该输入信号的一电压大于该参考电压的情况下，该闩锁电路经配置以输出具有一高逻辑值的该输出信号。

4.如权利要求2所述的数据接收电路，其中在该输入信号的一电压小于该参考电压的情况下，该闩锁电路经配置以输出具有一低逻辑值的该输出信号。

5.如权利要求1所述的数据接收电路，其中该闩锁电路还包括：

6.如权利要求5所述的数据接收电路，其中该闩锁电路还包括：

7.如权利要求6所述的数据接收电路，其中该第一晶体管与该第二晶体管是p型金属氧化物半导体晶体管，而该第三晶体管与该第四晶体管是n型金属氧化物半导体晶体管。

8.如权利要求6所述的数据接收电路，其中该均衡器连接到该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管的各栅极。

9.如权利要求8所述的数据接收电路，其中该均衡器还包括：

10.如权利要求9所述的数据接收电路，其中该第五晶体管的一栅极连接到该第六晶体管的一栅极。

11.如权利要求10所述的数据接收电路，其中该均衡器还包括：

12.如权利要求11所述的数据接收电路，其中该第七晶体管的一栅极、该第八晶体管的一栅极、该第七晶体管的一漏极以及该第八晶体管的一漏极连接到该第一晶体管的该栅极以及该第六晶体管的该栅极。

13.如权利要求12所述的数据接收电路，其中在该均衡阶段，该均衡器经配置以经由该第五晶体管、该第六晶体管、该第七晶体管以及该第八晶体管的各栅极而接收一等化信号，该等化信号具有一较高逻辑值。

14.如权利要求13所述的数据接收电路，其中该等化信号经配置以导通该第七晶体管与该第八晶体管，并截止该第五晶体管与该第六晶体管。

15.如权利要求14所述的数据接收电路，其中该第三晶体管与该第四晶体管是导通的。

技术总结本公开提供一种数据接收电路。该数据接收电路包括一数据输入电路、一闩锁电路以及一均衡器。该数据输入电路经配置以接收一输入信号。该闩锁电路连接到该数据输入电路，且经配置以输出一输出信号而响应该输入信号。该均衡器连接到该闩锁电路，且经配置以在一均衡阶段于一第一节点处提供一第一电压以及于一第二节点处提供一第二电压。该第一电压不同于该第二电压。技术研发人员：杨吴德受保护的技术使用者：南亚科技股份有限公司技术研发日：技术公布日：2024/1/16