一种存储器保护模块、集成电路芯片及其测试电路的制作方法

本技术涉及芯片测试，尤其是涉及一种存储器保护模块、集成电路芯片及其测试电路。

背景技术：

1、可测试性设计(design for testability，dft)是一种集成电路设计技术，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。电路测试有时并不容易，这是因为电路的许多内部节点信号在外部难以控制和观测。通过添加可测试性设计结构，例如扫描链等，内部信号可以暴露给电路外部。总之，在设计阶段添加这些结构虽然增加了电路的复杂程度，看似增加了成本，但是往往能够在测试阶段节约更多的时间和金钱。内建自测试(built-in self-test，bist)是可测试性设计的一种实现技术。mbist是存储器memorybuild-in-self test的缩写，意为存储器内建自测试。“内建”的含义是指针对存储器的测试向量由内建的存储器测试逻辑自动产生，而非外部测试机台(ate：auto-test-equipment)生成。mbist作为常用的针对存储器的测试方法，采用直接连接存储器的方法，没有保护设置，在使用时容易受到损伤，如图1所示，芯片内共有16个存储器，共分四排，左右各两排，除存储器外的电路放置在中部的空间。c1、c2所示缝隙，因为预留空间狭小，远离主要电路所在，一旦有元器件进入，会增大出现难以解开的线路拥堵以及很难修正的时序电路的概率，而且繁多的接口数会显著增加周边电路的复杂度，增加人工和工具的投入使用，并给后端其他设计流程带来一些额外的麻烦。

技术实现思路

1、发明目的：本实用新型的目的是实现对存储器与测试电路的隔离，有利于在接下来的后端设计中避免元器件被放置在存储器周边，进而降低因此导致的长路径时序问题以及线路拥堵问题出现的概率。

2、技术方案：为了实现上述发明目的，本实用新型的一种存储器保护模块，包括保护模块，所述保护模块用于保护存储器，所述保护模块内表面设有与对应存储器匹配的内部接口，所述保护模块外表面设有与外部电路连接的外部接口，所述外部接口与所述内部接口互相对应连接。

3、一种集成电路芯片，包括保护模块，每个保护模块内对应设有一个存储器，所述保护模块罩设在所述存储器外，所述保护模块的内部设有用于放置所述存储器的空腔。

4、进一步地，相邻保护模块之间设有用于布线的缝隙。在工具层面对测试电路和存储器进行了一定的隔离，使得在用工具进行自动布局布线时把元件放置在保护模块缝隙中的概率大大降低，即使出现少量个例，也因为不与存储器存在相同模块内，而便于进行手动移动操作，确保预期的只用于走线的缝隙不被加塞元件，并避免因此出现长路径时序电路或者线路拥堵。

5、进一步地，所述存储器设置悬空的接口相对应的所述保护模块不设置接口。减少测试电路不需要的接口，以利于节约。

6、进一步地，所述保护模块为壳体、电路或芯片。

7、进一步地，所述保护模块的尺寸根据所述存储器的大小设定。

8、更具体地说，所述存储器的大小为1664х128或2860х128。

9、优选地，所述保护模块内只有存储器这一个元件。

10、一种测试电路，包括保护模块、输出接口模块、输入接口模块和内建自测试电路模块，

11、所述内建自测试电路模块连接所述输出接口模块的一端和所述输入接口模块的一端，用于对该测试电路进行自动化测试和故障诊断；

12、所述保护模块连接所述输出接口模块的另一端和所述输入接口模块的另一端；

13、所述输出接口模块和所述输入接口模块用于控制所述保护模块的输出输入导向。

14、进一步地，所述输出接口模块与所述输入接口模块数量相同。

15、进一步地，所述输出接口模块和所述输入接口模块均包括数据选择器和缓冲器。

16、进一步地，所述内建自测试电路模块包括一个或多个测试模块。

17、更具体地说，所述测试模块用于编写和执行单元测试，以确保代码的正确性、稳定性和可靠性。它提供了各种功能和断言来测试函数和方法的行为，包括输入验证、异常处理和输出检查等。通过使用测试模块，开发人员可以更加自信地修改和优化代码，同时快速发现可能存在的问题并进行修复。

18、有益效果：本实用新型实施例相对于常规模块而言，实现对存储器和测试电路的隔离，有利于在接下来的后端设计中避免元器件被放置在存储器周边，进而降低因此导致的长路径时序问题以及线路拥堵问题出现的概率。提出的在集成电路内建自测试电路后端设计中给存储器加保护域的模块，在后端设计中对存储器和测试电路进行了一定的隔离，增加了其他后端工程师进行布局绕线的自由度，也降低了工具布局绕线中把测试电路中的一些元器件塞入存储器之间缝隙的可能性，从而提高整个后端设计的效率。

技术特征：

1.一种存储器保护模块，其特征在于，包括保护模块，所述保护模块用于保护存储器，所述保护模块内表面设有与对应存储器匹配的内部接口，所述保护模块外表面设有与外部电路连接的外部接口，所述外部接口与所述内部接口互相对应连接。

2.一种集成电路芯片，其特征在于，包括如权利要求1所述的保护模块，每个保护模块内对应设有一个存储器，所述保护模块罩设在所述存储器外，所述保护模块的内部设有用于放置所述存储器的空腔。

3.根据权利要求2所述的一种集成电路芯片，其特征在于，相邻保护模块之间设有用于布线的缝隙。

4.根据权利要求2或3所述的一种集成电路芯片，其特征在于，所述保护模块为壳体、电路或芯片。

5.根据权利要求4所述的一种集成电路芯片，其特征在于，所述保护模块的尺寸根据所述存储器的大小设定。

6.根据权利要求5所述的一种集成电路芯片，其特征在于，所述存储器的大小为1664х128或2860х128。

7.一种测试电路，其特征在于，包括权利要求2-6任一所述的集成电路芯片，还包括输出接口模块、输入接口模块和内建自测试电路模块，

8.根据权利要求7所述的一种测试电路，其特征在于，所述输出接口模块与所述输入接口模块数量相同。

9.根据权利要求8所述的一种测试电路，其特征在于，所述输出接口模块和所述输入接口模块均包括数据选择器和缓冲器。

10.根据权利要求7所述的一种测试电路，其特征在于，所述内建自测试电路模块包括一个或多个测试模块，所述测试模块用于编写和执行单元测试。

技术总结本技术公开了一种存储器保护模块，保护模块用于保护存储器，保护模块内表面设有与对应存储器匹配的内部接口，保护模块外表面设有与外部电路连接的外部接口，外部接口与内部接口互相对应连接。一种集成电路芯片，每个保护模块内对应设有一个存储器，保护模块罩设在存储器外，保护模块的内部设有用于放置存储器的空腔。一种测试电路，内建自测试电路模块连接输出接口模块的一端和输入接口模块的一端，用于对该集成电路进行自动化测试和故障诊断；保护模块连接输出接口模块的另一端和输入接口模块的另一端。实现存储器与测试电路的隔离，避免元器件被放置在存储器周边，降低长路径时序问题以及线路拥堵问题出现的概率。技术研发人员：张伟哲受保护的技术使用者：上海亿家芯集成电路设计有限公司技术研发日：20230530技术公布日：2024/1/15