采用多相时钟的存储器设备系统和方法与流程

本公开总体上涉及采用多相时钟的存储器设备、具有该存储器设备的存储器系统及其操作方法。

背景技术：

1、在此，多相时钟信号是指多个时钟信号，理想地具有相同的时钟频率，但彼此偏移预定的相位。通常，存储器设备可以使用多相时钟信号来串行化或解串行化数据信号以实现高速读/写操作。然而，如果一个或多个时钟信号的定时关闭(导致偏斜误差)，则应采取纠正措施以防止存储器系统性能恶化。

技术实现思路

1、本发明构思的一个方面是提供一种提供多相间隔误差检测和校正的存储器设备、具有该存储器设备的存储器系统以及操作该存储器设备的方法。

2、根据本发明构思的一方面，一种存储器设备包括：dc转换电路，被配置为接收具有第一脉冲的第一边沿触发相位信号、以及具有第二脉冲的第二边沿触发相位信号，每个第一脉冲从多相时钟的第一相位信号的上升沿延伸到多相时钟的第二相位信号的稍后的上升沿，每个第二脉冲从第二相位信号的上升沿延伸到第一相位信号的稍后的上升沿，并且该dc转换电路被配置为输出与第一边沿触发相位信号相对应的第一电压和与第二边沿触发相位信号相对应的第二电压；比较器，被配置为将第一电压与第二电压进行比较；控制逻辑，被配置为生成与来自比较器的输出值相对应的控制码；以及延迟电路，被配置为根据控制码来延迟第二相位信号。

3、根据本发明构思的另一方面，一种存储器设备包括：多个dc转换电路，每个dc转换电路被配置为输出与多个相位信号中的两个相位信号的间隔误差相对应的第一电压和第二电压；复用器，被配置为响应于选择码从多个dc转换电路中的每一个顺序地输出第一电压和第二电压；比较器，被配置为将从复用器输出的第一电压与第二电压进行比较；控制逻辑，被配置为生成与来自比较器的输出值相对应的控制码；以及解复用器，被配置为响应于选择码，将控制码输出到多个延迟电路中的对应延迟电路。

4、根据本发明构思的另一方面，一种存储器设备的操作方法包括：基于具有相同周期的第一相位信号和第二相位信号来生成第一边沿触发相位信号和第二边沿触发相位信号；使用相应的低通滤波器从第一边沿触发相位信号和第二边沿触发相位信号中的每一个提取dc电压；将提取的dc电压中的每一个电平移位到电源电压的近似一半；比较电平移位的电压；以及根据比较结果来控制与第二相位信号相对应的延迟电路。

5、根据本发明构思的另一方面，一种存储器系统包括：存储器设备，接收时钟信号和命令/地址信号；以及控制器，将时钟信号和命令/地址信号输出到存储器设备，以向存储器设备发送数据信号和从存储器设备接收数据信号，其中存储器设备包括多相空间偏斜调整器，该多相空间偏斜调整器检测并校正与时钟信号相对应的多相时钟信号的间隔误差。

6、根据本发明构思的另一方面，一种控制器的操作方法包括：向存储器设备发送4相时钟；向存储器设备请求正交偏斜训练；从存储器设备接收与正交偏斜训练相对应的偏斜信息；以及使用偏斜信息调节4相时钟，其中，正交偏斜训练包括使用低通滤波器检测4相时钟的间隔误差，并存储与间隔误差相对应的偏斜信息。

技术特征：

1.一种存储器设备，包括：

2.根据权利要求1所述的存储器设备，其中，所述第一相位信号和所述第二相位信号中的每一个的周期是t，并且所述第一脉冲中的任何一个的脉宽与所述第二脉冲中的任何一个的脉宽之和是t。

3.根据权利要求1所述的存储器设备，其中，

4.根据权利要求1所述的存储器设备，其中，所述dc转换电路包括低通滤波器，每个低通滤波器被配置为从所述第一边沿触发相位信号和所述第二边沿触发相位信号中的一个提取dc电压。

5.根据权利要求4所述的存储器设备，其中，所述dc转换电路还包括通过改变从所述低通滤波器提取的所述dc电压的电平来分别输出所述第一电压和所述第二电压的第一电平移位器和第二电平移位器。

6.根据权利要求5所述的存储器设备，其中，所述第一电平移位器和所述第二电平移位器中的每一个基于电阻分压来改变与电源电压的一半相对应的dc电压的电平。

7.根据权利要求4所述的存储器设备，其中，所述第一低通滤波器和所述第二低通滤波器中的每一个包括以级联形式连接的多个电阻器和电容器对，并且还包括激活所述多个电阻器和电容器对中的每一个的多个开关。

8.根据权利要求1所述的存储器设备，其中，

9.根据权利要求8所述的存储器设备，其中，

10.根据权利要求9所述的存储器设备，其中，由于跨所述第一电阻器的电压降，所述第二电阻值被确定为通过乘以使得所述第一电压和所述第二电压中的对应电压等于电源电压的一半所需的因子而获得的值。

11.一种存储器设备，包括：

12.根据权利要求11所述的存储器设备，其中，所述多个相位信号是正交相位信号。

13.根据权利要求11所述的存储器设备，其中，所述多个dc转换电路中的每一个使得所述第一电压和所述第二电压近似相等。

14.根据权利要求11所述的存储器设备，其中，所述多个dc转换电路中的每一个通过使用低通滤波器对两个相位信号中的每一个进行滤波并使用电阻器对滤波的信号进行电平移位来输出所述第一电压和所述第二电压。

15.根据权利要求11所述的存储器设备，其中，所述低通滤波器以级联形式实现以加快稳定时间。

16.一种存储器设备的操作方法，所述操作方法包括：

17.根据权利要求16所述的操作方法，其中，所述第一边沿触发相位信号的多个脉冲中的任何一个脉冲的脉宽与所述第二边沿触发相位信号的多个脉冲中的任何一个脉冲的脉宽之和等于所述周期。

18.根据权利要求16所述的操作方法，其中，所述电平移位包括使用电阻器对所述dc电压中的每一个进行电平移位。

19.根据权利要求16所述的操作方法，其中，所述比较包括由同步型或连续型比较器确定电平移位的电压之间的差是否大于0。

20.根据权利要求16所述的操作方法，其中，控制所述延迟电路包括通过根据所述比较结果控制数字滤波器类型控制逻辑中的更新时间来根据所述延迟电路的比特数生成控制码。

技术总结一种存储器包括：DC转换电路，被配置为接收具有第一脉冲的第一边沿触发相位信号、以及具有第二脉冲的第二边沿触发相位信号，每个第一脉冲从多相时钟的第一相位信号的上升沿延伸到多相时钟的第二相位信号的稍后的上升沿，每个第二脉冲从第二相位信号的上升沿延伸到第一相位信号的稍后的上升沿，并且输出与第一边沿触发相位信号相对应的第一电压和与第二边沿触发相位信号相对应的第二电压；比较器，被配置为将第一电压与第二电压进行比较；控制逻辑，被配置为生成与来自比较器的输出值相对应的控制码；以及延迟单元，被配置为根据控制码来延迟第二相位信号。技术研发人员：金晓昌,俞昌植受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/1/16