输入/输出电路的阻抗控制的制作方法

本公开涉及输入/输出电路的阻抗控制。

背景技术：

1、高数据可靠性、高速存储器存取、减小的芯片尺寸及降低的功耗是半导体存储器要求的特征。

2、半导体存储器的外围区域中的多个装置可需要不同的电源电压。为了减少内部功耗，可使用多外围电源电压系统。在此系统中，可向经配置以消耗较高电压及/或功率消耗操作的装置提供较高的外围电源电压，并且可向经配置以消耗较低电压及/或较低功率消耗操作的装置提供较低的外围电源电压。例如，最近的半导体存储器可响应于控制命令在内部改变电源电压。

3、在用于半导体装置的常规外围电路中，例如，数据输入/输出电路、命令/地址输入电路及时钟输入电路具备共同阻抗码以调整输入/输出端子周围的阻抗。然而，共同阻抗码可不适于调整驱动器的阻抗，驱动器可从内部装置接收信号或向内部装置提供信号，内部装置以不同的外围电源电压操作。例如，数据输入/输出驱动器可受此类电源变化的影响。为了在降低功耗的同时调整输入/输出电路周围的阻抗，可需要更有效及高效的阻抗控制。

技术实现思路

1、在一个方面中，本公开涉及一种设备，其包括：阻抗校准电路，其经配置以提供第一阻抗码；阻抗码选择器，其经配置以提供所述第一阻抗码或第二阻抗码；以及驱动器电路，其经配置以从所述阻抗码选择器接收所述第一阻抗码或所述第二阻抗码，以设置所述驱动器电路的阻抗。

2、在一个方面中，本公开涉及一种设备，其包括：阻抗校准电路，其经配置以在第一时间提供第一阻抗码，并且进一步经配置以在第二时间提供第二阻抗码；阻抗码选择器，其经配置以提供所述第一阻抗码或所述第二阻抗码，以及驱动器电路，其经配置以从所述阻抗码选择器接收所述第一阻抗码或所述第二阻抗码。

3、在一个方面中，本公开涉及一种设备，其包括：阻抗校准电路，其经配置以提供第一阻抗码；阻抗码选择器，其包括：选择器电路，其经配置以响应于电源模式提供所述第一阻抗码或第二阻抗码；以及驱动器电路，其经配置以从所述阻抗码选择器接收所述第一阻抗码或所述第二阻抗码。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，其中所述第二阻抗码是除了由所述阻抗校准电路提供的任何码之外的码。

3.根据权利要求2所述的设备，其中所述第二阻抗码包括多个预定位。

4.根据权利要求2所述的设备，其中所述阻抗码选择器包括经配置以存储所述第二阻抗码的存储装置。

5.根据权利要求1所述的设备，其中所述阻抗码选择器经配置以分别基于第一电源模式或第二电源模式来提供所述第一阻抗码或所述第二阻抗码。

6.根据权利要求5所述的设备，其中所述第一电源模式对应于第一电源电压，并且所述第二电源模式对应于低于所述第一电源电压的第二电源电压。

7.根据权利要求6所述的设备，其进一步包括存储器胞元阵列及所述存储器胞元阵列外部的外围区域，

8.根据权利要求7所述的设备，其进一步包括经配置以在所述外围区域中接收及传输数据信号的数据输入/输出电路，

9.根据权利要求8所述的设备，其进一步包括第二驱动器电路，其中所述驱动器电路是第一驱动器电路，

10.根据权利要求9所述的设备，其中所述第一驱动器电路是下拉驱动器电路，并且所述第二驱动器电路是上拉驱动器电路。

11.根据权利要求8所述的设备，其进一步包括位于所述外围区域中且经配置以接收命令及地址信号的命令及地址输入电路，

12.根据权利要求8所述的设备，其进一步包括处于所述外围区域中的时钟输入电路，其中所述时钟输入电路包括经配置以接收所述第一阻抗码的裸片上终止驱动器电路。

13.一种设备，其包括：

14.根据权利要求13所述的设备，其中所述阻抗码选择器经配置以分别响应于第一电源模式信号或第二电源模式信号来提供所述第一阻抗码或所述第二阻抗码。

15.根据权利要求13所述的设备，其中所述阻抗校准电路进一步经配置以在第三时间提供第三阻抗码，

16.根据权利要求15所述的设备，其中所述阻抗码选择器经配置以分别响应于第一电源模式信号、第二电源模式信号或第三电源模式信号来提供所述第一阻抗码、所述第二阻抗码或所述第三阻抗码。

17.一种设备，其包括：

18.根据权利要求17所述的设备，其中所述阻抗码选择器进一步包括存储装置，其中所述选择器电路经配置以从所述存储装置接收所述第二阻抗码。

19.根据权利要求17所述的设备，其进一步包括：

20.根据权利要求19所述的设备，其进一步包括：

技术总结本公开涉及输入/输出电路的阻抗控制。公开包含阻抗码选择器的设备。根据本公开的实例设备包含阻抗校准电路、阻抗码选择器及数据输入/输出电路中的驱动器电路。所述阻抗校准电路提供第一阻抗码。所述阻抗码选择器提供所述第一阻抗码或第二阻抗码。所述驱动器电路从所述阻抗码选择器接收所述第一阻抗码或所述第二阻抗码。技术研发人员：村井周一,高桥延己受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/1/16