数据输入/输出缓冲器电路的时序调整的制作方法

本公开的方面大体涉及半导体存储器，且更特定来说，涉及数据输入/输出缓冲器电路的时序调整。

背景技术：

1、高数据可靠性、高存储器存取速度、减小的芯片大小及降低的功耗是半导体存储器要求的特征。

2、最近，一些半导体存储器装置可包含环回机构。一旦半导体存储器装置从例如存储器控制器或测试仪器的外部装置接收输入信号，半导体存储器装置中的环回机构就在环回路径上将接收到的输入信号提供回外部装置的接收器。因此，外部装置可监测传输到半导体存储器装置的信号，而无需将关于经传输信号的数据写入到半导体存储器装置中的存储器并从存储器读取数据。即，不需要从外部装置向半导体存储器装置发出“写入”及“读取”命令来监测数据。因此，可在没有额外过程的情况下保证高速操作下的高数据可靠性。

3、当环回路径上的信号传输变得更快时，信号的时序变得至关重要。环回路径上晶体管的降级可使信号延迟并导致严重故障。晶体管降级的实例已知原因是当晶体管保持在一种状态时晶体管中的偏置温度不稳定性(bti)。在信号传输的不活动状态期间，例如当半导体存储器装置处于关断状态或处于自刷新模式，环回路径中的晶体管可在bti应力下保持在一种状态中。由于不活动状态期间的bti应力，半导体中的栅极延迟时间可增加。包含此类半导体的环回路径可导致违反高速操作的时间要求。因此，可需要减轻bti的对策来改进环回路径中的信号传输的可靠性。

技术实现思路

1、本公开的方面提供一种设备，其包括：多个输入接收器；及环回电路，其耦合到所述多个输入接收器，所述环回电路包括：信号多路复用器，其经配置以提供在所述多个输入接收器中的一个输入接收器处接收的输入信号作为选择信号；以及选择器，其耦合到所述信号多路复用器，所述选择器经配置以基于所述所选择的信号及缓解信号来提供环回信号，所述缓解信号周期性地在两个不同状态之间转变。

2、本公开的另一方面提供一种设备，其包括：多个输入接收器，其经配置以接收数据选通信号及多个数据信号；环回电路，其耦合到所述多个输入接收器，所述环回电路包括：分频器电路，其经配置以基于所述数据选通信号提供多个分频数据选通信号；相位多路复用器，其经配置以提供所述多个分频数据选通信号当中的一个分频数据选通信号；相位选择器，其耦合到所述相位多路复用器，并且经配置以基于所述一个分频数据选通信号及缓解信号来提供环回时钟信号，所述缓解信号在两个不同状态之间转变；数据多路复用器，其经配置以接收所述多个数据信号，并且进一步经配置以提供所述多个数据信号当中的一个数据信号；以及数据选择器，其耦合到所述数据多路复用器，所述数据选择器经配置以基于所述一个数据信号及所述缓解信号来提供环回数据信号。

3、本公开的另一方面提供一种设备，其包括：多个输入接收器，其经配置以接收数据选通信号及多个数据信号；及环回电路，其耦合到所述多个输入接收器，所述环回电路包括：相位多路复用器，其经配置以接收多个分频数据选通信号，并且进一步经配置以提供所述多个分频数据选通信号当中的一个分频数据选通信号；相位选择器，其经配置以在环回操作期间提供所述一个分频数据选通信号；数据多路复用器，其经配置以接收所述多个数据信号，并且进一步经配置以提供所述多个数据信号当中的一个数据信号；以及数据选择器，其经配置以接收所述一个数据信号，并且进一步经配置以在所述环回操作期间提供所述一个数据信号，其中所述相位选择器及所述数据选择器经配置以提供在缓解模式期间在两个不同状态之间转变的缓解信号。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，其中所述环回信号在环回模式期间是所述所选择的信号，且

3.根据权利要求1所述的设备，其进一步包括缓解信号选择器，所述缓解信号选择器经配置以当缓解启用信号向所述环回电路指示所述环回电路处于缓解模式时，选择性地向所述选择器提供所述缓解信号。

4.根据权利要求1所述的设备，其进一步包括环回路径启用电路，所述环回路径启用电路经配置以接收：

5.根据权利要求4所述的设备，其进一步包括与包含所述环回电路的数据输入/输出电路相关联的存储器单元阵列，

6.根据权利要求5所述的设备，其进一步包括：

7.根据权利要求6所述的设备，其中所述环回输出驱动器包括：

8.根据权利要求6所述的设备，其进一步包括锁存器，所述锁存器经配置以从所述选择器接收所述环回信号，并且进一步经配置以响应于基于所述缓解信号的时钟信号向所述复制器提供所述环回信号。

9.根据权利要求8所述的设备，其进一步包括缓解信号复制器控制电路，所述缓解信号复制器控制电路经配置以在所述缓解启用信号指示所述环回电路处于所述缓解模式时提供所述缓解信号。

10.一种设备，其包括：

11.根据权利要求10所述的设备，其中所述环回时钟信号在环回模式期间是所述一个分频数据选通信号，

12.根据权利要求10所述的设备，其进一步包括：

13.根据权利要求10所述的设备，其进一步包括环回路径启用电路，所述环回路径启用电路经配置以接收：

14.根据权利要求13所述的设备，其进一步包括与包含所述环回电路的数据输入/输出电路相关联的存储器单元阵列，

15.根据权利要求14所述的设备，其进一步包括：

16.根据权利要求15所述的设备，其中所述环回输出驱动器进一步包括：

17.根据权利要求15所述的设备，其进一步包括锁存器，所述锁存器经配置以从所述数据选择器接收所述环回数据信号，并且进一步经配置以响应于所述环回时钟信号向所述数据复制器提供所述环回数据信号。

18.根据权利要求17所述的设备，其进一步包括缓解信号复制器控制电路，所述缓解信号复制器控制电路经配置以在所述缓解启用信号指示所述环回电路处于所述缓解模式时向所述锁存器的复位节点提供所述缓解信号。

19.一种设备，其包括：

20.根据权利要求19所述的设备，其进一步包括：

21.根据权利要求19所述的设备，其进一步包括：

技术总结本申请案涉及数据输入/输出缓冲器电路的时序调整。公开包含环回电路的设备。根据本公开的实例设备包含多个输入信号接收器及耦合到所述多个输入信号接收器的环回电路。所述环回电路包含信号多路复用器及选择器。所述信号多路复用器提供在所述多个输入接收器中的一个输入接收器处接收的输入信号作为所选择的信号。耦合到所述信号多路复用器的所述选择器基于所述所选择的信号及周期性地在两个不同状态之间转变的缓解信号提供环回信号。技术研发人员：持田则明受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/1/15