一种非易失性存储器及其控制方法、电子设备与流程

本申请涉及半导体，尤其涉及一种非易失性存储器及其控制方法、电子设备。

背景技术：

1、存储器是用于储存程序信息和数据信息的装置。通常是将信息数字化后再以利用电、磁或光学等方式的媒体加以存储。常见存储器存储的信息是以二进制单位存储在芯片中，也就是以逻辑0或者逻辑1保存在存储器中。在物理器件中，通常是以电压的高或者低、电阻的大或者小、电荷量的多或者少等方式得以实现。

2、按照存储器中所存储的信息在芯片外部供电电源移除后，存储的信息是否依旧存在，存储器可以被分为易失性存储器和非易失性存储器。易失性存储器信息的存储必须有持续的外部供电。当外加电源消失，存储的信息也不复存在。非易失性存储器在外加电源消失后，存储的信息依旧存在。

3、由于存储器存储材料的界面态性质的不同，导致非易失性存储器中0和1两个态对应的漏源电流随着写操作次数的增加而发生改变；可能是两个态对应的漏源电流同时增大，也有可能是两个态对应的漏源电流同时减小，也有可能一个态对应的漏源电流增加，另一个态对应的漏源电流减小。然而，随着写操作次数的增加，当非易失性存储器存储的0和1两个态对应的漏源电流同时增大(或者同时减小)时，如果保持参考电流不变，存储器写操作次数的上限，相对较低。而当非易失性存储器存储的一个态对应的漏源电流增加，另一个态对应的漏源电流减小时，存储器写操作次数的上限，相对较高。

4、因此，当非易失性存储器存储的0和1两个态对应的漏源电流同时增大(或者同时减小)时，如何提升存储器写操作次数的上限，是本领域技术人员研究的热点问题。

技术实现思路

1、本申请实施例提供一种新型的非易失性存储器及其控制方法、电子设备，可以有效增加该非易失性存储器的写操作次数的上限。

2、为达到上述目的，本申请采用如下技术方案：

3、本申请实施例的第一方面，提供一种非易失性存储器，该非易失性存储器包括主存储阵列，用于被写入数据并存储数据，包括多条不同的字线和多条不同的位线，字线和位线相交；每一条字线对应一个存储器地址，单个存储器地址内包括多个存储位单元，每一条字线和每一条位线共同确定一个存储位单元；计数阵列，被配置为对于单条字线对应的存储器地址的写操作次数进行计数，每当对单条字线对应的存储器地址内一个或多个存储位单元写入数据一次，计数阵列计数一次；档位选择阵列，被配置为存储参考电流的档位信息；每一条字线均对应一个参考电流的档位信息；档位查找表，被配置为根据档位选择阵列的档位信息，存储对应的参考电流的信息。

4、在一种可能的实现方式中，存储器的部分字线用于存储所述档位查找表单元的信息。

5、在一种可能的实现方式中，各个档位对应的参考电流信息在芯片出厂测试时，写入档位查找表单元中。

6、在一种可能的实现方式中，档位查找表中还存储参考电流冗余信息。

7、在一种可能的实现方式中，主存储阵列内同一条字线对应同一个参考电流。

8、在一种可能的实现方式中，存储器还包括灵敏放大器，灵敏放大器用于比较参考电流值与主存储阵列读出的数据。

9、在一种可能的实现方式中，灵敏放大器的一端耦接于参考电流值，另一端耦接于主存储阵列读出的电流值数据。

10、在一种可能的实现方式中，存储器包括多条灵敏放大器和多条位线，多条灵敏放大器中每一条灵敏放大器均与多条位线中的每一条位线对应相耦接。

11、在本申请实施例的第二方面，提供一种非易失性存储器的控制方法，该控制方法包括如下步骤：写入所需存储的数据至主存储阵列，计数阵列用于对单条字线的存储器地址被写入数据的次数进行计数。读取选定字线的数据，根据字线在档位选择阵列中选定参考电流的档位，在档位查找表中根据档位找到对应的参考电流。

12、在本申请实施例的第三方面，提供一种电子设备，该电子设备包括：电路板和非易失性存储器，电路板和非易失性存储器耦接。

技术特征：

1.一种非易失性存储器，其特征在于，包括：

2.根据权利要求1所述的非易失性存储器，其特征在于，所述存储器的部分字线用于存储所述档位查找表的信息。

3.根据权利要求1至2任意一项所述的非易失性存储器，其特征在于，所述各个档位对应的参考电流信息在芯片出厂测试时，写入所述档位查找表单元中。

4.根据权利要求1至3任意一项所述的非易失性存储器，其特征在于，所述档位查找表中还存储所述参考电流冗余信息。

5.根据权利要求1至4任意一项所述的非易失性存储器，其特征在于，所述主存储阵列内同一条字线对应同一个所述参考电流。

6.根据权利要求1至5任意一项所述的非易失性存储器，其特征在于，所述存储器还包括灵敏放大器，所述灵敏放大器用于比较所述参考电流值与所述主存储阵列读出的所述数据。

7.根据权利要求1至6任意一项所述的非易失性存储器，其特征在于，所述灵敏放大器的一端耦接于所述参考电流值，另一端耦接于所述主存储阵列读出的电流值数据。

8.根据权利要求1至7任意一项所述的非易失性存储器，其特征在于，所述存储器包括多条所述灵敏放大器和多条位线，所述多条灵敏放大器中每一条灵敏放大器均与所述多条位线中的每一条位线对应相耦接。

9.一种非易失性存储器的控制方法，其特征在于，写入所需存储的数据至主存储阵列，计数阵列用于对单条字线的存储器地址被写入数据的次数进行计数；

10.一种电子设备，其特征在于，包括：电路板和非易失性存储器，所述电路板和所述非易失性存储器耦接。

技术总结本申请实施例提供一种非易失性存储器及其控制方法、电子设备。该非易失性存储器包括主存储阵列，用于被写入数据并存储数据，包括多条不同的字线和多条不同的位线，字线和位线相交；每一条字线对应一个存储器地址，单个存储器地址内包括多个存储位单元，每一条字线和每一条位线共同确定一个存储位单元；计数阵列，被配置为对于单条字线对应的存储器地址的写操作次数进行计数，每当对单条字线对应的存储器地址内一个或多个存储位单元写入数据一次，计数阵列计数一次；档位选择阵列，被配置为存储参考电流的档位信息；每一条字线均对应一个参考电流的档位信息；档位查找表，被配置为根据档位选择阵列的档位信息，存储对应的参考电流的信息。技术研发人员：徐俊文,李岩受保护的技术使用者：华为技术有限公司技术研发日：技术公布日：2024/1/15