刷新地址产生电路及方法、存储器、电子设备与流程

本公开涉及半导体，具体而言，涉及一种刷新地址产生电路及方法、存储器、电子设备。

背景技术：

1、随着技术的发展和进步，在动态随机存储器在刷新时不仅具有全内存块刷新模式(all bank refresh)，在一些动态随机存储器还具有同一内存块刷新(same bankrefresh)模式。在同一内存块刷新模式时，需要对多个内存块中的同一地址进行刷新。这就需要一种能够实现同一内存块刷新的地址产生电路。

2、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、本公开的目的在于提供一种刷新地址产生电路及方法、存储器、电子设备，进而能够在同一内存块刷新模式时提供刷新地址。

2、根据本公开的第一方面，提供一种刷新地址产生电路，所述刷新地址产生电路包括：

3、刷新控制电路，用于顺序接收多个第一刷新指令并分别进行第一刷新操作，当所述第一刷新操作的次数小于预设数量值时输出第一时钟信号，以及，当所述第一刷新操作的次数等于所述预设数量值n时输出第二时钟信号，所述n为大于或等于1的正整数；

4、地址产生器，耦接所述刷新控制电路，且预存第一地址并接收所述第一时钟信号或所述第二时钟信号，在每一次所述第一刷新操作期间所述地址产生器响应于所述第一时钟信号输出第一待刷新地址，所述第一待刷新地址包括所述第一地址，以及，所述地址产生器响应于所述第二时钟信号改变所述第一地址。

5、根据本公开的一实施方式，所述刷新控制电路包括：

6、刷新窗口信号生成电路，接收所述第一刷新指令和刷新窗口复位信号，用于根据所述第一刷新指令和所述刷新窗口复位信号生成刷新窗口信号，所述刷新窗口信号的脉冲持续时间为所述刷新控制电路执行一次刷新操作的窗口时间，所述刷新窗口复位信号用于在一次刷新操作结束后对所述刷新窗口信号生成电路进行复位；

7、时钟脉冲生成电路，耦接所述刷新窗口信号生成电路，用于在所述时钟脉冲生成电路接收的所述第一刷新指令的数量小于或等于n且第n次所述第一刷新操作结束前生成所述第一时钟信号，或在所述时钟脉冲生成电路接收的所述第一刷新指令的数量为n且在第n次所述刷新操作结束后生成所述第二时钟信号。

8、根据本公开的一实施方式，所述时钟脉冲生成电路包括：

9、计数电路，接收所述第一刷新指令和计数复位信号，用于对所述第一刷新指令进行计数并输出计数信号，所述计数电路根据所述计数复位信号进行复位；

10、计数复位信号生成电路，耦接所述计数电路和所述刷新窗口信号生成电路，用于在所述第一刷新指令为n个且在第n次所述第一刷新操作结束后生成所述计数复位信号；

11、第一脉冲生成子电路，耦接所述计数复位信号生成电路，用于在所述第一刷新指令小于n个时根据所述计数信号生成所述第一时钟信号，或者，在所述第一刷新指令等于n个时根据所述计数复位信号生成所述第二时钟信号。

12、根据本公开的一实施方式，所述刷新窗口信号生成电路包括：

13、n个刷新窗口子信号生成电路，每一所述刷新窗口子信号生成电路接收刷新窗口复位信号且依次对应接收多个所述第一刷新指令，所述刷新窗口子信号生成电路根据所述第一刷新指令和刷新窗口复位信号依次输出多个刷新窗口子信号；

14、刷新窗口子信号处理电路，耦接n个所述刷新窗口子信号生成电路，用于依次接收多个所述刷新窗口子信号并对所述刷新窗口子信号进行逻辑运算输出所述刷新窗口信号。

15、根据本公开的一实施方式，所述刷新控制电路还接收第二刷新指令以进行第二刷新操作；

16、其中，多个所述刷新窗口子信号生成电路同时接收一个所述第二刷新指令和所述刷新窗口复位信号，每一所述刷新窗口子信号生成电路用于根据所述第二刷新指令和所述第二刷新窗口复位信号生成相同的所述刷新窗口子信号；

17、所述刷新窗口子信号处理电路接收多个所述刷新窗口子信号并对所述刷新窗口子信号进行逻辑运算输出所述刷新窗口信号。

18、根据本公开的一实施方式，所述刷新控制电路还包括：

19、第二脉冲生成子电路，所述第二脉冲生成子电路耦接所述刷新窗口信号生成电路，用于接收所述刷新窗口信号和地址命令信号，在开始进行所述第一刷新操作或所述第二刷新操作时生成所述第三时钟信号的第一脉冲，并根据所述地址命令信号的第一脉冲输出所述第三时钟信号的第二脉冲，从而输出所述第三时钟信号；

20、内部刷新窗口信号生成电路，用于根据所述第三时钟信号生成所述内部刷新窗口信号，其中所述内部刷新窗口信号的第一个脉冲在所述第三时钟信号的第一脉冲之后产生且在所述第三时钟信号的第二脉冲产生之前结束，所述内部刷新窗口信号的第二脉冲在所述第三时钟信号的第二脉冲之后产生且在所述刷新窗口信号的脉冲结束之前结束；

21、地址命令信号生成电路，用于根据预充电信号的有效电平生成所述地址命令信号的第一脉冲和第二脉冲，所述地址命令信号的第一脉冲用于生成所述内部刷新信号的第二脉冲以及所述第三时钟信号的第二脉冲，所述预充电信号的有效电平为响应所述内部刷新窗口信号的下降沿而产生的有效电平；

22、刷新窗口复位信号生成电路，接收所述预充电信号，用于根据所述预充电信号的第二个脉冲的下降沿生成所述刷新窗口复位信号的脉冲。

23、根据本公开的一实施方式，所述刷新控制电路还包括：

24、信号选择电路，耦接所述计数电路、所述第一脉冲生成子电路和所述第二脉冲生成子电路，用于在所述刷新控制电路进行进行所述第一刷新操作时，所述计数信号输出所述第一时钟信号或所述第二时钟信号，或者，在所述刷新控制电路进行所述第二刷新操作时，根据所述计数信号输出所述第三时钟信号。

25、根据本公开的一实施方式，所述刷新控制电路还包括：

26、地址标志信号生成电路，用于根据所述地址命令信号的第一个上升沿生成地址标志信号的上升沿，根据所述刷新窗口信号的下降沿生成所述地址标志信号的下降沿；

27、所述地址产生器包括：

28、地址计数器，所述地址计数器预存所述第一地址并耦接所述信号选择电路，用于根据所述第二时钟信号改变所述第一地址为第三地址，或根据所述第三时钟信号改变所述第一地址并先后输出第四地址和所述第五地址，所述第一地址、所述第四地址和所述第五地址为依次连续的三个地址；

29、地址处理电路，连接所述地址计数器和所述刷新窗口子信号生成电路，用于在所述刷新控制电路进行所述第一刷新操作时接收所述地址标志信号，并获取所述第一地址，在所述地址标志信号的上升沿到来前输出所述第一地址，或者，在所述地址标志信号上升沿到来后输出所述第二地址；

30、所述地址处理电路，还用于在所述刷新控制电路进行所述第二刷新操作时，依次获取所述第四地址和所述第五地址，并根据多个所述刷新窗口子信号依次输出所述第四地址和所述第五地址。

31、根据本公开的一实施方式，所述地址处理电路包括：

32、地址运算电路，耦接所述地址计数器，所述地址运算单元用于对所述第一地址进行加法运算或减法运算得到所述第二地址；

33、地址选择电路，所述地址选择电路分别耦接所述地址计数器、所述地址运算电路和所述刷新窗口子信号生成电路，用于在接收所述第一刷新指令且所述地址标志信号为低电平时输出所述第一地址且在所述地址标志信号为高电平时输出所述第二地址，或在接收所述第二刷新指令时根据多个所述刷新窗口子信号先后输出所述第四地址和所述第三地址。

34、根据本公开的一实施方式，所述计数电路包括：

35、n个第一反相器，每个所述第一反相器对应接收一所述第一刷新指令；

36、n个第一锁存器，n个所述第一锁存器的置位端分别连接一所述第一反相器，n个所述第一锁存器的复位端被配置为接收计数复位信号，n个所述第一锁存器的输出端被配置为输出所述计数信号，当所述第一刷新操作的次数等于预设数量值时，所述计数复位信号对n个所述第一锁存器进行复位。

37、根据本公开的一实施方式，所述计数复位信号生成电路包括：

38、第一与门，所述第一与门的输入端接收所述计数信号；

39、第二反相器，所述第二反相器的输入端连接所述刷新窗口信号生成电路，以对所述刷新窗口信号进行反向；

40、第二与门，所述第二与门的输入端分别连接所述第一与门的输出端和所述第二反相器的输出端；

41、第一延时器，所述第一延时器的输入端连接所述第二与门的输出端；

42、第三反相器，所述第三反相器的输入端连接所述第一延时器的输出端；

43、第三与门，所述第三与门的输入端分别连接所述第二与门的输出端和所述第三反相器的输出端，以输出所述计数复位信号。

44、根据本公开的一实施方式，所述第一脉冲生成电路包括：

45、第二延时器，所述第二延时器的输入端连接所述第三与门的输出端；

46、第三延时器，所述第三延时器的输入端和所述第二延时器的输出端连接；

47、第一或门，所述第一或门的输入端分别连接所述第三与门的输出端和所述第三延时器的输出端，所述第一或门的输出端在所述第一刷新指令小于n个时根据所述计数信号输出所述第一时钟信号，或在所述第一刷新指令等于n个时根据所述计数复位信号输出所述第二时钟信号。

48、根据本公开的一实施方式，所述第二脉冲生成电路包括：

49、第七延时器，所述第七延时器的输入端连接所述刷新窗口信号生成电路，以接收所述刷新窗口信号；

50、第七反相器，所述第七反相器得到输入端连接所述第七延时器的输出端；

51、第六与门，第六与门的输入端分别连接所述刷新窗口信号生成电路和所述第七反相器的输出端；

52、第八反相器，第八反相器的输入端连接所述地址标志信号生成电路；

53、第七与门，所述第七与门的输入端分别连接所述第八反相器的输出端和所述地址命令信号生成电路；

54、第二或非门，第二或非门的输入端分别连接所述第六与门的输出端和所述第七与门的输出端；

55、第九反相器，所述第九反相器的输入端连接所述第二或非门的输出端，所述第九反相器的输出端连接所述信号选择电路。

56、根据本公开的一实施方式，所述内部刷新窗口信号生成电路包括：

57、第四锁存器，所述第四锁存器的置位端连接所述第二或非门的输出端，所述第四锁存器的复位端连接所述地址命令信号生成电路，所述根据所述第三时钟信号生成所述内部刷新窗口信号。

58、根据本公开的一实施方式，所述地址命令信号生成电路包括：

59、第五反相器，所述第五反相器的输入端接收预充电信号；

60、第四延时器，所述第四延时器的输入端连接所述第五反相器的输出端；

61、第四与门，所述第四与门的输入端分别连接所述第五反相器和所述第四延时器的输出端，输出地址命令信号。

62、根据本公开的一实施方式，所述地址标志信号生成电路包括：

63、第六反相器，所述第六反相器的输入端连接所述第四与门的输出端；

64、第二锁存器，所述第二锁存器的置位端连接所述第六反相器的输出端，所述第二锁存器输出地址标志信号。

65、根据本公开的一实施方式，所述刷新窗口复位信号生成电路包括：

66、第五与门，所述第五与门的输入端分别接收所述第二锁存器输出的信号及所述预充电信号；

67、第六延时器，所述第六延时器的输入端连接所述第五与门的输出端；

68、第十反相器，所述第十反相器连接所述第六延时器的输出端，并输出所述刷新窗口复位信号。

69、根据本公开的一实施方式，所述刷新窗口子信号生成电路包括：

70、第一或非门，所述第一或非门的输入端分别接收所述第一刷新指令和所述第二刷新指令；

71、第三锁存器，所述第三锁存器的置位端连接所述第一或非门的输出端，所述第三锁存器的复位端连接所述第十反相器的输出端，所述第三锁存器的输出端输出刷新窗口子信号。

72、根据本公开的一实施方式，所述刷新窗口子信号处理电路包括：

73、第三或门，所述第三或门的输入端分别连接多个所述第三锁存器的输出端，以输出所述刷新窗口信号。

74、根据本公开的一实施方式，所述地址选择电路包括：

75、第九与门，所述第九与门的输入端分别连接多个所述刷新窗口子信号生成电路；

76、第十一反相器，所述第十一反相器输入端连接所述地址标识信号生成电路，以接收所述地址标识信号；

77、第四或非门，所述第四或非门的输入端分别连接所述第九与门的输出端和所述第十一反相器的输出端；

78、多路选择器，所述多路选择器连接所述地址计数器、所述地址运算电路及所述第四或非门，用于响应第四或非门输出的信号在进行所述第一刷新操作时所述第一地址或第二地址；或在进行所述第二刷新操作时，输出所述第四地址或所述第三地址。

79、根据本公开的一实施方式，所述信号选择电路包括：

80、第三或非门，所述第三或非门的输入端接收所述计数信号；

81、第二或门，所述第二或门的输入端分别连接所述第一脉冲产生电路和所述第二脉冲产生电路；

82、第八与门，所述第八与门的输入端分别连接所述第三或非门的输出端和所述第二或门的的输出端，所述第八与门的输出端和所述地址产生器连接。

83、根据本公开的第二方面，提供一种刷新地址产生方法，用于上述的电路，所述方法用于同一内存块刷新模式，所述方法包括：

84、获取刷新控制电路接收的第一刷新指令而执行的第一刷新操作的次数；

85、当所述刷新控制电路执行的第一刷操作的次数小于预设数量值时，控制地址产生器维持其输出的地址；

86、当所述刷新控制电路执行的第一刷操作的次数等于预设数量值时，控制地址产生器改变其输出的地址。

87、根据本公开的一实施方式，所述方法还包括：

88、当所述刷新控制电路接收第二刷新指令时，控制所述地址产生器输出全内存块刷新地址。

89、根据本公开的第三方面，提供一种存储器，所述存储器包括上述的刷新地址产生电路。

90、根据本公开的第四方面，提供一种电子设备，所述电子设备包括上述的存储器。

91、本公开实施例提供的刷新地址产生电路，包括刷新控制电路和地址产生器，刷新控制电路用于顺序接收多个第一刷新指令并分别进行第一刷新操作，当第一刷新操作的次数小于预设数量值时输出第一时钟信号，当第一刷新操作的次数等于预设数量值n时输出第二时钟信号，地址产生器耦接刷新控制电路，且预存第一地址并接收第一时钟信号或第二时钟信号，地址产生器响应于第一时钟信号输出第一待刷新地址，第一待刷新地址包括第一地址，并且在输出第一待刷新地址后地址产生器响应于第二时钟信号改变第一地址，实现了在同一内存块刷新模式时向存储器提供刷新地址。

92、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。