存储装置的制作方法

实施方式大体上涉及一种存储装置。

背景技术：

1、作为存储装置，已知有dram(dynamic random access memory，动态随机存取存储器)。dram的存储单元包含电容器及晶体管。存储单元是基于电容器中储存的电荷来保存数据。通过感测放大器将基于作为数据读出对象的存储单元的数据的电压放大，由此来判别所存储的数据。

技术实现思路

1、一实施方式想要提供一种抑制了误动作的存储装置。

2、一实施方式的存储装置包含电容器、第1晶体管、第1反相器电路、第2反相器电路、第6晶体管、第7晶体管、第8晶体管、及第9晶体管。

3、所述第1晶体管在第1端与所述电容器连接。所述第1反相器电路连接在第1节点与第2节点之间，包含了在第3节点处串联连接的p型第2晶体管及n型第3晶体管。所述第2反相器电路连接在所述第1节点与所述第2节点之间，包含了在第4节点处串联连接的p型第4晶体管及n型第5晶体管。所述第6晶体管连接在所述第5晶体管的栅极与所述第3节点之间。所述第7晶体管连接在所述第3晶体管的栅极与所述第4节点之间且所述第1晶体管的第2端与所述第4节点之间。所述第8晶体管连接在所述第3晶体管的所述栅极与所述第3节点之间。所述第9晶体管连接在所述第5晶体管的所述栅极与所述第4节点之间。在第1时刻施加给所述第8晶体管的栅极及所述第9晶体管的栅极的电压下降。形成了在第2时刻对所述第1节点施加第1电压，同时对所述第2节点施加比所述第1电压低的第2电压的状态。从所述第1时刻到所述第1时刻与所述第2时刻的中间的第3时刻，施加给所述第6晶体管的栅极及所述第7晶体管的栅极的电压上升。

4、根据所述构成，能够提供一种抑制了误动作的存储装置。

技术特征：

1.一种存储装置，具备：电容器；第1晶体管，在第1端与所述电容器连接；第1反相器电路，连接在第1节点与第2节点之间，包含了在第3节点处串联连接的p型第2晶体管与n型第3晶体管；第2反相器电路，连接在所述第1节点与所述第2节点之间，包含了在第4节点处串联连接的p型第4晶体管与n型第5晶体管；第6晶体管，连接在所述第5晶体管的栅极与所述第3节点之间；第7晶体管，连接在所述第3晶体管的栅极与所述第4节点之间且所述第1晶体管的第2端与所述第4节点之间；第8晶体管，连接在所述第3晶体管的所述栅极与所述第3节点之间；以及第9晶体管，连接在所述第5晶体管的所述栅极与所述第4节点之间；在第1时刻施加给所述第8晶体管的栅极及所述第9晶体管的栅极的电压下降，形成了在第2时刻对所述第1节点施加第1电压，同时对所述第2节点施加比所述第1电压低的第2电压的状态，从所述第1时刻到所述第1时刻与所述第2时刻的中间的第3时刻，施加给所述第6晶体管的栅极及所述第7晶体管的栅极的电压上升。

2.根据权利要求1所述的存储装置，其中在所述第1时刻施加给所述第8晶体管的所述栅极及所述第9晶体管的所述栅极的电压，从使所述第8晶体管及所述第9晶体管接通的电压下降为使所述第8晶体管及所述第9晶体管断开的电压。

3.根据权利要求2所述的存储装置，其中从所述第1时刻到所述第3时刻，施加给所述第6晶体管的所述栅极及所述第7晶体管的所述栅极的电压从使所述第6晶体管及所述第7晶体管断开的电压上升为使所述第6晶体管及所述第7晶体管接通的电压。

4.根据权利要求3所述的存储装置，其中在所述第1时刻之前的期间，对所述第8晶体管的所述栅极及所述第9晶体管的所述栅极持续施加使所述第8晶体管及所述第9晶体管接通的电压，对所述第6晶体管的所述栅极及所述第7晶体管的所述栅极持续施加使所述第6晶体管及所述第7晶体管断开的电压，对所述第1晶体管的栅极持续施加使所述第1晶体管断开的大小的电压。

5.根据权利要求4所述的存储装置，其中在所述第2时刻之前的期间，对所述第8晶体管的所述栅极及所述第9晶体管的所述栅极持续施加使所述第8晶体管及所述第9晶体管断开的电压，对所述第6晶体管的所述栅极及所述第7晶体管的所述栅极持续施加使所述第6晶体管及所述第7晶体管接通的电压，对所述第1晶体管的栅极持续施加使所述第1晶体管接通的大小的电压。

6.一种存储装置，具备：电容器；第1晶体管，在第1端与所述电容器连接；第1反相器电路，连接在第1节点与第2节点之间，包含了在第3节点处串联连接的p型第2晶体管与n型第3晶体管；第2反相器电路，连接在所述第1节点与所述第2节点之间，包含了在第4节点处串联连接的p型第4晶体管与n型第5晶体管；第6晶体管，连接在所述第5晶体管的栅极与所述第3节点之间；第7晶体管，连接在所述第3晶体管的栅极与所述第4节点之间且所述第1晶体管的第2端与所述第4节点之间；第8晶体管，连接在所述第3晶体管的所述栅极与所述第3节点之间；第9晶体管，连接在所述第5晶体管的所述栅极与所述第4节点之间；第1电路，将在第1时刻降压的第1信号或所述第1信号延迟后所得的第2信号供给到所述第8晶体管的栅极及所述第9晶体管的栅极；以及第2电路，将基于所述第1信号降压而升压的第3信号或所述第3信号延迟后所得的第4信号供给到所述第6晶体管的栅极及第7晶体管的栅极。

7.根据权利要求6所述的存储装置，其中所述第2电路包含与非门栅极，所述与非门栅极在第1输入接收所述第1信号，且输出所述第3信号。

8.根据权利要求7所述的存储装置，其中所述第1电路包含脉波产生电路，所述脉波产生电路从第2时刻到所述第1时刻输出第1电平的所述第1信号。

9.根据权利要求8所述的存储装置，还具备延迟电路，所述延迟电路在接收到第5信号时，输出将所述第5信号延迟所得的第6信号，所述与非门栅极在第2输入接收所述第6信号，所述脉波产生电路如果在所述第2时刻之前接收到所述第5信号，那么从所述第2时刻到所述第1时刻输出所述第1电平的所述第1信号。

10.根据权利要求9所述的存储装置，其中所述第1电路包含接收所述第1信号且输出所述第2信号的串联连接的偶数的第1数量的反相器电路，所述第2电路包含接收所述第3信号且输出所述第4信号的串联连接的所述第1数量的反相器电路。

技术总结实施方式的存储装置中，第1及第2反相器电路连接在第1及第2节点之间。第1反相器电路包含了在第3节点处连接的第2及第3晶体管。第2反相器电路包含了在第4节点处连接的第4及第5晶体管。第6晶体管连接在第5晶体管的栅极与第3节点之间。第7晶体管连接在第3晶体管的栅极与第4节点之间。第8晶体管连接在第3晶体管的栅极与第3节点之间。第9晶体管连接在第5晶体管的栅极与第4节点之间。在第1时刻，第8及第9晶体管的栅极电压下降，形成了在第2时刻对第1及第2节点施加第1及第2电压的状态，从第1时刻到第1及第2时刻的中间的第3时刻，第6及第7晶体管的栅极电压上升。技术研发人员：和田政春受保护的技术使用者：铠侠股份有限公司技术研发日：技术公布日：2024/1/15