技术新讯 > 信息存储应用技术 > 数据接收电路、数据接收系统以及存储装置的制作方法  >  正文

数据接收电路、数据接收系统以及存储装置的制作方法

  • 国知局
  • 2024-07-31 19:31:18

本公开实施例涉及半导体,特别涉及一种数据接收电路、数据接收系统以及存储装置。

背景技术:

1、在存储器应用中,随着信号传输速率越来越快,信道损耗对信号质量的影响越来越大,容易导致码间干扰,此外,存储器中的数据接收电路接收的数据信号与参考信号之间电平值的差异会影响数据接收电路对数据信号的判断,从而影响数据接收电路输出的信号的准确性。目前通常利用均衡电路对信道进行补偿,均衡电路可以选择ctle(continuoustime linear equalizer,连续线性均衡电路)或dfe(decision feedback equalizer,判决反馈均衡电路)。

2、然而,目前采用的均衡电路对数据信号的调整能力有限,数据接收电路输出的信号的准确性有待提高,因而数据接收电路的接收性能有待提高。

技术实现思路

1、本公开实施例提供一种数据接收电路、数据接收系统以及存储装置,至少有利于提高数据接收电路的接收性能。

2、根据本公开一些实施例,本公开实施例一方面提供一种数据接收电路,包括:第一放大模块,被配置为,接收数据信号、第一参考信号和第二参考信号,对所述数据信号以及所述第一参考信号进行第一比较,并输出第一信号对作为所述第一比较的结果,对所述数据信号以及所述第二参考信号进行第二比较,并输出第二信号对作为所述第二比较的结果;其中,所述第一参考信号的电平值与所述第二参考信号的电平值不同,所述第一信号对包括第一信号和第二信号,所述第二信号对包括第三信号和第四信号;第二放大模块,被配置为,基于反馈信号选择接收所述第一信号对或者所述第二信号对作为输入信号对,对所述输入信号对的电压差进行放大处理,并输出第一输出信号和第二输出信号作为所述放大处理的结果,其中,所述反馈信号基于先前接收到的数据得到。

3、在一些实施例中,所述第一放大模块包括:第一比较电路,具有第一节点和第二节点,被配置为,接收所述数据信号以及所述第一参考信号并进行所述第一比较,通过所述第一节点和所述第二节点分别输出所述第一信号和所述第二信号;第二比较电路,具有第三节点和第四节点,被配置为,接收所述数据信号以及所述第二参考信号并进行所述第二比较,通过所述第三节点和所述第四节点分别输出所述第三信号和所述第四信号。

4、在一些实施例中,所述第一比较电路包括:第一电流源,被配置为,连接在电源节点与第五节点之间,响应于采样时钟信号向所述第五节点提供电流;第一比较单元,连接所述第一节点、所述第二节点以及所述第五节点,被配置为,接收所述数据信号以及所述第一参考信号,当所述第一电流源向所述第五节点提供电流时进行所述第一比较,并输出所述第一信号和所述第二信号;所述第二比较电路包括:第二电流源,被配置为,连接在电源节点与第六节点之间,响应于所述采样时钟信号向所述第六节点提供电流;第二比较单元,连接所述第三节点、所述第四节点以及所述第六节点,被配置为,接收所述数据信号以及所述第二参考信号,当所述第二电流源向所述第六节点提供电流时进行所述第二比较,并输出所述第三信号和所述第四信号。

5、在一些实施例中,所述第一电流源的电路结构与所述第二电流源的电路结构相同;所述第一比较单元的电路结构与所述第二比较单元的电路结构相同。

6、在一些实施例中,所述第一电流源包括:第一pmos管,连接在所述电源节点与所述第五节点之间,所述第一pmos管的栅极接收所述采样时钟信号;所述第二电流源包括:第二pmos管,连接在所述电源节点与所述第六节点之间,所述第二pmos管的栅极接收所述采样时钟信号。

7、在一些实施例中,所述第一比较单元包括:第三pmos管,连接在所述第一节点与所述第五节点之间,所述第三pmos管的栅极接收所述数据信号;第四pmos管,连接在所述第二节点与所述第五节点之间,所述第四pmos管的栅极接收所述第一参考信号;所述第二比较单元包括:第五pmos管,连接在所述第三节点与所述第六节点之间,所述第五pmos管的栅极接收所述数据信号;第六pmos管,连接在所述第四节点与所述第六节点之间,所述第六pmos管的栅极接收所述第二参考信号。

8、在一些实施例中,所述第一放大模块还包括:第一复位单元,连接所述第一节点以及所述第二节点,被配置为,对所述第一节点和所述第二节点进行复位;第二复位单元,连接所述第三节点以及所述第四节点,被配置为,对所述第三节点和所述第四节点进行复位。

9、在一些实施例中,所述第一复位单元包括:第一nmos管,连接在所述第一节点与地端之间,所述第一nmos管的栅极接收第一复位信号;第二nmos管,连接在所述第二节点与所述地端之间,所述第二nmos管的栅极接收所述第一复位信号;所述第二复位单元包括:第三nmos管,连接在所述第三节点与所述地端之间,所述第三nmos管的栅极接收所述第一复位信号;第四nmos管,连接在所述第四节点与所述地端之间,所述第四nmos管的栅极接收所述第一复位信号。

10、在一些实施例中,所述第二放大模块包括:第一输入单元,连接第七节点和第八节点,被配置为,响应于所述反馈信号导通以接收所述第一信号对并对所述第一信号对进行比较,并分别向所述第七节点和所述第八节点提供信号;第二输入单元,连接所述第七节点和所述第八节点,被配置为,响应于所述反馈信号导通以接收所述第二信号对并对所述第二信号对进行比较,并分别向所述第七节点和所述第八节点提供信号;其中,所述第一输入单元与所述第二输入单元基于所述反馈信号择一导通;锁存单元,连接所述第七节点和所述第八节点,被配置为,对所述第七节点的信号以及所述第八节点的信号进行放大并锁存,并分别通过第一输出节点和第二输出节点输出所述第一输出信号和所述第二输出信号。

11、在一些实施例中,所述反馈信号包括差分的第一反馈信号和第二反馈信号;所述第一输入单元响应于所述第一反馈信号导通,所述第二输入单元响应于所述第二反馈信号导通。

12、在一些实施例中,所述第一输入单元包括:第五nmos管和第六nmos管,所述第五nmos管的漏极连接所述第七节点,所述第五nmos管的源极连接所述第六nmos管的漏极,所述第六nmos管的源极连接地端,其中,所述第五nmos管的栅极接收所述第一信号或者所述第一反馈信号中的一者,所述第六nmos管的栅极接收所述第一信号或者所述第一反馈信号中的另一者;第七nmos管和第八nmos管,所述第七nmos管的漏极连接所述第八节点,所述第七nmos管的源极连接所述第八nmos管的漏极,所述第八nmos管的源极连接所述地端,其中,所述第七nmos管的栅极接收所述第二信号或者所述第一反馈信号中的一者,所述第八nmos管的栅极接收所述第二信号或者所述第一反馈信号中的另一者。

13、在一些实施例中,所述第二输入单元包括:第九nmos管和第十nmos管,所述第九nmos管的漏极连接所述第七节点,所述第九nmos管的源极连接所述第十nmos管的漏极,所述第十nmos管的源极连接地端;其中,所述第九nmos管的栅极接收所述第三信号或者所述第二反馈信号中的一者,所述第十nmos管的栅极接收所述第三信号或者所述第二反馈信号中的另一者;第十一nmos管和第十二nmos管,所述第十一nmos管的漏极连接所述第八节点,所述第十一nmos管的源极连接所述第十二nmos管的漏极,所述第十二nmos管的源极连接所述地端;其中,所述第十一nmos管的栅极接收所述第四信号或者所述第二反馈信号中的一者,所述第十二nmos管的栅极接收所述第四信号或者所述第二反馈信号中的另一者。

14、在一些实施例中,所述锁存单元包括:第十三nmos管以及第七pmos管,所述第十三nmos管的栅极以及所述第七pmos管的栅极均连接所述第二输出节点,所述第十三nmos管的源极连接所述第七节点,所述第十三nmos管的漏极以及所述第七pmos管的漏极均连接所述第一输出节点,所述第七pmos管的源极连接电源节点;第十四nmos管以及第八pmos管,所述第十四nmos管的栅极以及所述第八pmos管的栅极均连接所述第一输出节点,所述第十四nmos管的源极连接所述第八节点,所述第十四nmos管的漏极以及所述第八pmos管的漏极均连接所述第二输出节点,所述第八pmos管的源极连接所述电源节点。

15、在一些实施例中,所述第二放大模块还包括:第三复位单元,连接在电源节点与所述锁存单元的输出端之间,被配置为,对所述锁存单元的输出端进行复位。

16、在一些实施例中,所述锁存单元的输出端包括第一输出节点和第二输出节点;所述第三复位单元包括:第九pmos管,连接在所述第一输出节点与电源节点之间,所述第九pmos管的栅极接收第二复位信号;第十pmos管,连接在所述第二输出节点与所述电源节点之间,所述第十pmos管的栅极接收所述第二复位信号。

17、根据本公开一些实施例,本公开实施例另一方面还提供一种数据接收系统,包括:多个级联的数据传输电路,每一所述数据传输电路包括如前述任一项所述的数据接收电路以及与所述数据接收电路连接的锁存电路;上一级所述数据传输电路的输出信号作为下一级所述数据传输电路的所述反馈信号;最后一级所述数据传输电路的输出信号作为第一级所述数据传输电路的所述反馈信号。

18、在一些实施例中,所述数据接收电路响应于采样时钟信号接收数据;且所述数据接收系统包括4个级联的所述数据接收电路,相邻级的所述数据接收电路的所述采样时钟信号的相位差为90°。

19、在一些实施例中,下一级所述数据传输电路的所述反馈信号为上一级所述数据接收电路的输出信号或者上一级所述锁存电路的输出信号;第一级所述数据传输电路的所述反馈信号为最后一级所述数据接收电路的输出信号或者最后一级所述锁存电路的输出信号。

20、根据本公开一些实施例,本公开实施例又一方面还提供一种存储装置,包括:多个数据端口;多个如前述任一项所述的数据接收系统,每一所述数据接收系统与一所述数据端口相对应。

21、本公开实施例提供的技术方案至少具有以下优点:

22、第一放大模块利用第一参考信号和第二参考信号分别对数据信号进行第一比较和第二比较,以得到第一信号对和第二信号对,其中,第一参考信号的电平值与第二参考信号的电平值不同,则针对不同电平值的数据信号,可以满足数据信号与第一参考信号或第二参考信号中的一者的电平值差异较大,有利于保证第一信号对和第二信号对中的至少一者中的电平值差异较大,如此,在数据接收电路接收的数据信号存在码间干扰现象时,有利于后续第二放大模块基于反馈信号接收第一信号对和第二信号对中电平值差异较大的一者。可以理解的是,基于数据信号与第一参考信号电平值的差异和数据信号与第二参考信号电平值的差异的不同,第二放大模块可以基于反馈信号选择接收第一信号对和第二信号对中电平值差异较大的一者,以保证第二放大模块接收的是信号电平值差异较大的一对差分信号,从而有利于提高第二放大模块输出的第一输出信号和第二输出信号的准确性,即,利用第一参考信号和第二参考信号提高数据接收电路对接收到的数据信号的调整能力,降低接收的数据信号的码间干扰对数据接收电路的影响。

本文地址:https://www.jishuxx.com/zhuanli/20240731/182895.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。