半导体存储器件和包括该半导体存储器件的存储器系统的制作方法

本公开内容涉及存储器，并且更具体地涉及防御行锤击攻击的半导体存储器件以及包括该半导体存储器件的存储器系统。

背景技术：

1、半导体存储器件可以被分为易失性存储器件或非易失性存储器件。易失性存储器件可以指在断电时丢失存储在其中的数据的存储器件。作为易失性存储器件的示例，动态随机存取存储器(dram)可以用于诸如移动系统、服务器或图形装置等的各种装置中。

2、在诸如动态随机存取存储器(dram)器件等的易失性存储器件中，存储在存储单元中的单元电荷可能因泄漏电流而丢失。此外，当字线在激活状态与预充电状态之间频繁转变时(例如，当字线被密集或频繁访问时)，连接到与被频繁访问的字线相邻的字线的受影响的存储单元可能会丢失存储的电荷。存储在存储单元中的电荷可以在数据因单元电荷的泄漏而丢失之前通过再充电来维持。这种对单元电荷的再充电被称为刷新操作，并且刷新操作可以在丢失的单元电荷变得显著之前被重复地执行。

技术实现思路

1、提供一种能够缩短内部写入时间间隔的半导体存储器件。

2、还提供一种能够缩短写入时间间隔的半导体存储器件。

3、还提供一种能够缩短内部写入时间间隔的存储器系统。

4、附加方面将部分地在随后的描述中阐述，并且部分地将从描述中是清楚的，或者可以通过所呈现的实施例的实践而习得。

5、根据本公开内容的方面，一种半导体存储器件包括：存储单元阵列，所述存储单元阵列包括多个存储单元行，其中所述多个存储单元行中的每个存储单元行包括多个存储单元；行锤击管理电路，所述行锤击管理电路被配置成：基于从外部存储器控制器接收到的激活命令来对所述每个存储单元行的访问次数进行计数，以将所计数的次数作为计数数据存储在所述每个存储单元行中的至少一个计数单元中，并且基于在所述激活命令之后施加的第一命令，执行内部读取-更新-写入操作，以从所述多个存储单元行之中的目标存储单元行中的所述计数单元读取所述计数数据、对所述计数数据进行更新、以及将所更新的计数数据存储在所述目标存储单元行中的所述至少一个计数单元中；以及列译码器，所述列译码器被配置成：基于列地址，使用第一位线对所述多个存储单元之中的第一存储单元进行访问；以及使用第一电源电压将数据存储在所述第一存储单元中，或在小于参考写入时间间隔的内部写入时间间隔期间使用第二电源电压执行内部写入操作，以将所述计数数据存储在所述第一存储单元中，其中，所述第二电源电压的电压电平大于所述第一电源电压的电压电平。

6、根据本公开内容的方面，一种半导体存储器件包括：存储单元阵列，所述存储单元阵列包括多个存储单元行，其中所述多个存储单元行中的每个存储单元行包括多个存储单元；行译码器，所述行译码器被配置成：基于伴随有从外部存储器控制器接收到的写入命令的行地址，启用连接到所述多个存储单元行之中的目标存储单元行的第一字线；以及列译码器，所述列译码器被配置成：基于列地址，使用第一位线对所述目标存储单元行中的第一存储单元进行访问；使用第一电源电压执行第一写入操作，以将数据存储在所述第一存储单元中，直到预充电命令被施加到半导体存储器件；以及从所述预充电命令被施加到所述半导体存储器件的第一时间点直到所述第一字线被禁用的第二时间点，使用第二电源电压执行第二写入操作以将数据存储在所述第一存储单元中，其中，所述第二电源电压的电压电平大于所述第一电源电压的电压电平。

7、根据本公开内容的方面，一种存储器系统包括：半导体存储器件；以及存储器控制器，所述存储器控制器被配置成控制所述半导体存储器件，其中，所述半导体存储器件包括：存储单元阵列，所述存储单元阵列包括多个存储单元行，其中所述多个存储单元行中的每个存储单元行包括多个存储单元；行锤击管理电路，所述行锤击管理电路被配置成：基于从外部存储器控制器接收到的激活命令来对所述每个存储单元行的访问次数进行计数，以将所计数的次数作为计数数据存储在所述每个存储单元行中的至少一个计数单元中，以及基于在所述激活命令之后施加的第一命令，执行内部读取-更新-写入操作，以从所述多个存储单元行之中的目标存储单元行中的所述计数单元读取所述计数数据、对所述计数数据进行更新、以及将所更新的计数数据存储在所述目标存储单元行的所述计数单元中；以及列译码器，所述列译码器被配置成：基于列地址，使用第一位线对所述多个存储单元之中的第一存储单元进行访问；以及使用第一电源电压将数据存储在所述第一存储单元中，或在小于参考写入时间间隔的内部写入时间间隔期间使用第二电源电压执行内部写入操作，以将所述计数数据存储在所述第一存储单元中，其中，所述第二电源电压的电压电平大于所述第一电源电压的电压电平。

技术特征：

1.一种半导体存储器件，所述半导体存储器件包括：

2.根据权利要求1所述的半导体存储器件，其中，所述列译码器进一步被配置成：

3.根据权利要求2所述的半导体存储器件，其中，所述列译码器还被配置成：将在所述内部写入操作期间基于所述第二电源电压提供给所述第一存储单元的电荷量增加到大于在所述正常写入操作期间提供给所述第一存储单元的电荷量。

4.根据权利要求2所述的半导体存储器件，其中，所述列译码器还被配置成：通过增大列选择信号的激活间隔和所述列选择信号的电压电平中的至少一者来增加提供给所述第一存储单元的电荷量，并且

5.根据权利要求2所述的半导体存储器件，其中，所述列译码器还被配置成：通过增大启用所述局部读出放大器的局部读出使能信号的激活间隔来增加提供给所述第一存储单元的电荷量。

6.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括：

7.根据权利要求6所述的半导体存储器件，其中，所述子列译码器包括：

8.根据权利要求7所述的半导体存储器件，

9.根据权利要求8所述的半导体存储器件，其中，所述第一多路选择器进一步被配置成：基于具有第一逻辑电平的所述第一标志信号来选择所述第二列选择信号作为所述列选择信号，并且

10.根据权利要求7所述的半导体存储器件，其中，所述第一局部读出放大器包括：

11.根据权利要求1所述的半导体存储器件，其中，所述行锤击管理电路包括：

12.根据权利要求11所述的半导体存储器件，其中，所述行锤击管理电路还包括：

13.根据权利要求12所述的半导体存储器件，其中，所述锤击地址队列包括：

14.根据权利要求12所述的半导体存储器件，其中，所述刷新控制电路包括：

15.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括：

16.根据权利要求15所述的半导体存储器件，其中，所述存储单元阵列包括：

17.一种半导体存储器件，所述半导体存储器件包括：

18.根据权利要求17所述的半导体存储器件，所述半导体存储器件还包括：

19.根据权利要求18所述的半导体存储器件，其中，所述列选择线驱动器进一步被配置成：在执行所述第一写入操作的第一时间间隔期间激活所述列选择信号，并且在执行所述第二写入操作的第二时间间隔期间激活所述列选择信号，其中，所述第二时间间隔比所述第一时间间隔长，并且

20.一种存储器系统，所述存储器系统包括：

技术总结本申请提供了一种半导体存储器件和包括该半导体存储器件的存储器系统。该半导体存储器件包括：存储单元阵列；行锤击管理电路，该行锤击管理电路被配置成：基于激活命令来对访问次数进行计数，以及基于激活命令之后施加的第一命令，执行内部读取‑更新‑写入操作，以从目标存储单元行的计数单元中读取计数数据、以及以将所更新的计数数据写入目标存储单元行的计数单元中；以及列译码器，该列译码器被配置成：使用第一位线访问第一存储单元；以及，使用第一电压将数据存储在第一存储单元中，或者在小于参考写入时间间隔的内部写入时间间隔期间使用大于第一电压的第二电压执行内部写入操作，以将计数数据存储在第一存储单元中。技术研发人员：金宗哲,金基兴,吴台荣,李京虎,黄炯烈受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/1/15