半导体存储装置的制作方法

本发明的实施方式涉及一种半导体存储装置。

背景技术：

1、业界已开发了将存储单元立体地排列而成的dram(dynamic random accessmemory，动态随机存取存储器)。在dram中，将与来自存储单元的数据对应的电压与参考信号进行比较而检测数据的逻辑。

2、在立体存储单元阵列中，有时难以检测来自存储单元的数据。

技术实现思路

1、一实施方式提供一种能够准确地检测来自立体型存储单元阵列的数据的半导体存储装置。

2、本实施方式的半导体存储装置具备：多个第1单元层，包含用作存储单元且排列在第1面内的多个第1单元；及至少1个第2单元层，包含不用作存储单元且排列在第2面内的多个第2单元，且积层在第1单元层。多个第1配线连接于在第1面内排列在第1方向的多个第1单元。多个第2配线连接于在第2面内排列在第1方向的多个第2单元。多个第3配线连接于排列在积层着第1及第2单元层的第2方向的第1单元与第2单元。多个第4配线连接于排列在与第1及第2方向交叉的第3方向的多个第3配线。控制电路在从自多个第1单元选择的选择单元读出数据时，对多个第1配线中连接于选择单元的选择第1配线施加第1电压，对多个第4配线中连接于选择单元的选择第4配线传递与数据对应的读出电压。对多个第4配线中选择第4配线以外的非选择第4配线传递成为读出电压的检测基准的参考电压。对多个第2配线中在与非选择第4配线之间设置着第2单元的选择第2配线施加第2电压。

3、根据所述构成，可提供一种能够准确地检测来自立体型存储单元阵列的数据的半导体存储装置。

技术特征：

1.一种半导体存储装置，具备：

2.根据权利要求1所述的半导体存储装置，其中所述第2电压为与所述第1电压相同的极性。

3.根据权利要求1所述的半导体存储装置，其中对所述多个第2配线中的1根所述选择第2配线施加所述第2电压，

4.根据权利要求1所述的半导体存储装置，其中对所述多个第2配线中的n根(n为2以上的整数)所述选择第2配线施加所述第2电压，

5.根据权利要求1所述的半导体存储装置，其中对所述第2单元层内的所有所述第2配线施加所述第2电压。

6.根据权利要求1所述的半导体存储装置，具备多个所述第2单元层。

7.根据权利要求6所述的半导体存储装置，其中所述第2单元层配置在多个所述第1单元层之间。

8.根据权利要求1所述的半导体存储装置，其中所述第2电压在检测所述读出电压之前施加。

9.根据权利要求1所述的半导体存储装置，还具备连接于所述第4配线且将所述读出电压与所述参考电压进行比较的感测放大器。

10.根据权利要求1所述的半导体存储装置，其中所述参考电压是所述选择单元的数据为第1逻辑时的所述读出电压与所述选择单元的数据为第2逻辑时的所述读出电压之间的中间电压。

11.根据权利要求1所述的半导体存储装置，其中所述选择第4配线及所述非选择第4配线在所述第1方向(x)相邻。

12.根据权利要求11所述的半导体存储装置，其中所述选择第4配线及所述非选择第4配线相对于所述多个第1配线及所述多个第2配线共通地设置。

13.根据权利要求11所述的半导体存储装置，其中从所述第2方向观察，所述第1单元间歇地设置在所述第1配线与所述第4配线的交叉位置，

14.根据权利要求1所述的半导体存储装置，其中所述选择第4配线及所述非选择第4配线在所述第3方向(y)相邻。

15.根据权利要求14所述的半导体存储装置，其中与所述选择第4配线对应的所述多个第1配线不同于与所述非选择第4配线对应的所述多个第1配线，

16.根据权利要求14所述的半导体存储装置，其中从所述第2方向观察，所述第1单元设置在所述第1配线与所述第4配线的各交叉位置，

17.根据权利要求1所述的半导体存储装置，其中所述第1单元包含：第1晶体管，栅极连接于所述第1配线，源极及漏极的一者连接于所述第3配线(vbl)；及第1电容器，连接于所述第1晶体管的源极及漏极的另一者；

技术总结本发明的实施方式涉及一种半导体存储装置。实施方式的存储器具备包含排列在第1面内的存储单元的多个第1单元层及包含排列在第2面内的虚设单元的第2单元层。第1配线连接于在第1面内排列在第1方向的存储单元。第2配线连接于在第2面内排列在第1方向的虚设单元。第3配线连接于排列在积层着第1及第2单元层的第2方向的存储单元与虚设单元。第4配线连接于排列在与第1及第2方向交叉的第3方向的第3配线。在数据读出中对连接于选择单元的选择第1配线施加第1电压而对连接于选择单元的选择第4配线传递读出电压。对选择第4配线以外的非选择第4配线传递参考电压。对在与非选择第4配线之间设置着第2单元的选择第2配线施加第2电压。技术研发人员：杉本刚士,宫崎隆行受保护的技术使用者：铠侠股份有限公司技术研发日：技术公布日：2024/1/15