一种感应放大电路和半导体存储器的制作方法

本申请涉及集成电路领域，尤其涉及一种感应放大电路和半导体存储器。

背景技术：

1、在动态随机存储器dram中，需要通过位线感应放大器(bit line senseamplifier，blsa)对数据进行放大。随着dram性能的不断提高，对blsa的性能需求和要求也随之越来越高。

2、然而，随着dram尺寸的不断缩小，dram的读写速度越来越快，传统的blsa结构的放大处理效果无法满足需求。

技术实现思路

1、有鉴于此，本申请实施例提供了一种感应放大电路和半导体存储器，能够提高放大处理效果，提高集成度。

2、本申请实施例的技术方案是这样实现的：

3、本申请实施例提供一种感应放大电路，包括：第一控制单元、第二控制单元和放大单元；

4、所述第一控制单元，连接所述放大单元的第一端，被配置为接收第一控制信号，响应于所述第一控制信号，将第一工作电压传输到所述放大单元的第一端；所述第一工作电压为电源电压；

5、所述第二控制单元，连接所述放大单元的第二端，被配置为接收第二控制信号，响应于所述第二控制信号，将第二工作电压传输到所述放大单元的第二端；所述第二工作电压为衬底电压；

6、所述放大单元的第三端接收第一位线电压，所述放大单元的第四端接收第二位线电压，所述放大单元被配置为响应于所述第一工作电压和所述第二工作电压，对所述第一位线电压和所述第二位线电压的差值进行放大处理。

7、上述方案中，所述第一控制单元包括：第一晶体管；所述第二控制单元包括：第二晶体管；所述第一晶体管的第一端连接所述放大单元的第一端，所述第一晶体管的第二端接收所述第一工作电压，所述第一晶体管的控制端接收所述第一控制信号；所述第一晶体管被配置为响应于所述第一控制信号，将所述第一工作电压传输到所述放大单元的第一端；所述第二晶体管的第一端连接所述放大单元的第二端，所述第二晶体管的第二端接收所述第二工作电压，所述第二晶体管的控制端接收所述第二控制信号；所述第二晶体管被配置为响应于所述第二控制信号，将所述第二工作电压传输到所述放大单元的第二端。

8、上述方案中，所述第一晶体管和所述第二晶体管均为隧穿场效应晶体管。

9、上述方案中，所述第一晶体管和所述第二晶体管为不同类型的晶体管；所述第一控制信号和所述第二控制信号互为反相信号。

10、上述方案中，所述第一工作电压和所述第二工作电压的差值，大于所述第一位线电压和所述第二位线电压的差值。

11、上述方案中，所述第一工作电压大于1v，所述第二工作电压小于0v。

12、上述方案中，所述放大单元包括：第三晶体管、第四晶体管、第五晶体管和第六晶体管；所述第三晶体管的第一端连接所述第四晶体管的第一端，并共同作为所述放大单元的第一端；所述第五晶体管的第一端连接所述第六晶体管的第一端，并共同作为所述放大单元的第二端；所述第三晶体管的第二端、所述第五晶体管的第二端、所述第四晶体管的控制端和所述第六晶体管的控制端互相连接，并共同作为所述放大单元的第三端；所述第四晶体管的第二端、所述第六晶体管的第二端、所述第三晶体管的控制端和所述第五晶体管的控制端互相连接，并共同作为所述放大单元的第四端。

13、上述方案中，所述第三晶体管和所述第四晶体管均为pmos管，且所述第五晶体管和所述第六晶体管均为nmos管；或者，所述第三晶体管和所述第四晶体管均为nmos管，且所述第五晶体管和所述第六晶体管均为pmos管。

14、上述方案中，所述半导体存储器包括如权利要求1至8任一项所述的感应放大电路。

15、上述方案中，所述半导体存储器为动态随机存储器dram。

16、由此可见，本申请实施例提供了一种感应放大电路，包括：第一控制单元、第二控制单元和放大单元。其中，第一控制单元连接放大单元的第一端，第一控制单元被配置为接收第一控制信号，响应于第一控制信号，将第一工作电压传输到放大单元的第一端。第一工作电压为电源电压。第二控制单元连接放大单元的第二端，第二控制单元被配置为接收第二控制信号，响应于第二控制信号，将第二工作电压传输到放大单元的第二端。第二工作电压为衬底电压。放大单元的第三端接收第一位线电压，放大单元的第四端接收第二位线电压，放大单元被配置为响应于第一工作电压和第二工作电压，对第一位线电压和第二位线电压的差值进行放大处理。这样，第一工作电压和第二工作电压的电压差较大，从而能够提高对第一位线电压和第二位线电压的差值所进行的放大处理的效果，放大处理花费的时间更短，放大处理的稳定性更好；同时，第二工作电压采用衬底电压，即第二工作电压的导线可以由衬底引出，从而，不需要引入新的走线，节约了电路的布局空间，从而有利于提高集成度。

技术特征：

1.一种感应放大电路，其特征在于，包括：第一控制单元、第二控制单元和放大单元；

2.根据权利要求1所述的感应放大电路，其特征在于，所述第一控制单元包括：第一晶体管；所述第二控制单元包括：第二晶体管；

3.根据权利要求2所述的感应放大电路，其特征在于，所述第一晶体管和所述第二晶体管均为隧穿场效应晶体管。

4.根据权利要求2所述的感应放大电路，其特征在于，

5.根据权利要求1所述的感应放大电路，其特征在于，所述第一工作电压和所述第二工作电压的差值，大于所述第一位线电压和所述第二位线电压的差值。

6.根据权利要求1所述的感应放大电路，其特征在于，所述第一工作电压大于1v，所述第二工作电压小于0v。

7.根据权利要求1所述的感应放大电路，其特征在于，所述放大单元包括：第三晶体管、第四晶体管、第五晶体管和第六晶体管；

8.根据权利要求7所述的感应放大电路，其特征在于，

9.一种半导体存储器，其特征在于，所述半导体存储器包括如权利要求1至8任一项所述的感应放大电路。

10.根据权利要求9所述的半导体存储器，其特征在于，所述半导体存储器为动态随机存储器dram。

技术总结本申请实施例公开了一种感应放大电路，包括：第一控制单元、第二控制单元和放大单元。其中，第一控制单元连接放大单元的第一端，第一控制单元被配置为接收第一控制信号，响应于第一控制信号，将第一工作电压传输到放大单元的第一端。第一工作电压为电源电压。第二控制单元连接放大单元的第二端，第二控制单元被配置为接收第二控制信号，响应于第二控制信号，将第二工作电压传输到放大单元的第二端。第二工作电压为衬底电压。放大单元的第三端和第四端分别接收第一位线电压和第二位线电压，放大单元被配置为响应于第一工作电压和第二工作电压，对第一位线电压和第二位线电压的差值进行放大处理。本申请实施例能够提高放大处理效果，提高集成度。技术研发人员：刘东受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/1/15