一种存储阵列选通测试系统

本发明属于半导体集成电路器件测试，更具体地，涉及一种存储阵列选通测试系统。

背景技术：

1、随着计算机应用的不断扩大和发展，人们对存储器的要求也越来越高，而传统的闪存、动态随机存储器(dram)和静态随机存储器(sram)等存储器存在着各种不足和限制。不同的新一代存储器具有各自的优势与特点，其测试需求量庞大。目前，新型存储领域较为成熟的技术路线主要有相变存储器(pcm)、磁变存储器(mram)以及阻变存储器(rram)3种。pcm通过相变材料相态的变化获得不同的电阻值，主要用于独立式存储；mram通过磁性材料中磁筹的方向变化改变电阻，主要用于嵌入式存储；rram则利用阻变材料中导电通道的产生或关闭实现电阻变化。

2、在存储器中，1t1r(one transistor one resistor)是一种存储单元的配置。它由一个晶体管和一个电阻器组成。1t1r结构通常用于非易失性存储器技术，如阻变存储器或相变存储器等。这种配置的存储单元由一个晶体管作为选择器和一个电阻器作为存储元件组成。晶体管用于控制存储单元的读取和写入操作。它可以选择要访问的特定存储单元，并通过控制电流或电压来实现读取或写入操作。电阻器则用于存储信息。通过在电阻器中施加电压或电流，可以改变其电阻状态，从而表示存储的数据值。1t1r结构相对简单且具有较小的面积，因此在一些新型存储器技术中得到广泛应用。它具有较低的功耗、较高的密度和较快的读写速度，使得其在新一代存储器技术中具有潜在的优势和应用前景。

3、1s1r(one selector one resistance)阵列是一种存储体系结构，其中每个存储单元由一个存储器件和一个选择器件组成。存储器件可以使用磁存储器、阻变存储器、相变存储器等，选通器件可以使用双向阈值选通管(ots)。为防止pcm阵列泄漏电流，ots被引用到pcm中。ots是一种基于奥弗辛斯基阈值导通理论的两端器件,当其两端电压达到阈值电压(uth)时，ots进入导通状态,阻值迅速降低；当导通状态的ots电压高于保持电压(uhold)，ots会保持低阻导通状态。

4、关于阵列形态，现多采取纵横式交叉(crossbar)的形式，即通过字线与位线选择阵列当中的存储单元。该形态需注意选中单元产生的泄露电流对周围单元的串扰。

5、对于在实验室中还未封装以及没有外围电路的存储器，研究人员一般使用探针台进行测试，探针台通常有4根探针，用于放置在电极上，与测试设备进行电属性连接。然而，4根探针对于具有多根字线与位线的存储器来说数量过少，且一次测试只能测试少量的存储单元，此种测试方法效率过慢，需反复抬放探针。

6、因此，有必要研究一种能提高存储器测试效率的选通测试设备。

技术实现思路

1、针对现有技术的缺陷，本发明的目的在于提供一种存储阵列选通测试系统，能有效地提高测试效率，免去探针来回抬放，极大降低测试时间。

2、为实现上述目的，本发明提供了一种存储阵列选通测试系统，用于对还未封装且未添加外围电路的存储器进行测试，所述存储器包括多条字线、多条位线以及多个呈阵列排布的存储单元，每个存储单元均连接到其中一条字线和其中一条位线，所述存储阵列选通测试系统包括：

3、阵列控制模块，用于根据设定的参数输出相应的控制信号，所述设定的参数包括所选择的存储单元的字线与位线地址信息；

4、阵列选通模块，包括行选通电路和列选通电路，两选通电路均包括多路复用选择器和模拟开关，两选通电路中的多路复用选择器的通道数量对应与所述阵列中的字线和位线数量相匹配，两选通电路中的模拟开关的接口数量对应与所述阵列中的字线和位线数量相匹配；其中，多路复用选择器用于根据所述控制信号，将读写擦操作电压分配到所选择的字线中，并将所选择的位线接地；模拟开关用于根据所述控制信号，将偏置电压分配到所有未选择的字线与位线中。

5、本发明提供的存储阵列选通测试系统，采用多路复用选择器和模拟开关组成的阵列选通模块，可一次实现对存储器中所有存储单元的测试，有效提高测试效率，且相较于实验室中传统的探针台测试方法，免去了探针来回抬放，可极大降低测试时间；另外，采用多路复用选择器和模拟开关组成的阵列选通模块，还可实现阵列中存储单元的正确选取，有效避免不同存储单元之间的串扰。

6、在其中一个实施例中，所述存储器通过引线键合与pcb印刷电路板进行电气属性连接，所述存储阵列选通测试系统搭建在所述pcb印刷电路板上。

7、在其中一个实施例中，所述多路复用选择器采用通用互补金属氧化物半导体多路复用器，所述模拟开关采用精密互补金属氧化物半导体器件。

8、在其中一个实施例中，两选通电路中均还包括译码器，所述译码器用于将其所在的选通电路中的模拟开关的接口扩展级联。

9、在其中一个实施例中，所述存储器包括1t1r结构的存储器和1s1r结构的存储器。

10、在其中一个实施例中，所述存储器包括相变存储器、忆阻器、磁变存储器和铁电存储器。

11、在其中一个实施例中，所述阵列控制模块包括上位机和控制器，所述上位机用于根据用户设定的参数向控制器发送操作指令，控制器用于根据所述操作指令输出相应的控制信号。

12、在其中一个实施例中，所述上位机使用labview进行编写。

13、在其中一个实施例中，所述控制器采用fpga控制器。

14、在其中一个实施例中，所述上位机使用rs232串口通讯向所述fpga控制器发送设定参数。

技术特征：

1.一种存储阵列选通测试系统，用于对还未封装且未添加外围电路的存储器进行测试，其特征在于，所述存储器包括多条字线、多条位线以及多个呈阵列排布的存储单元，每个存储单元均连接到其中一条字线和其中一条位线，所述存储阵列选通测试系统包括：

2.根据权利要求1所述的存储阵列选通测试系统，其特征在于，所述存储器通过引线键合与pcb印刷电路板进行电气属性连接，所述存储阵列选通测试系统搭建在所述pcb印刷电路板上。

3.根据权利要求1所述的存储阵列选通测试系统，其特征在于，所述多路复用选择器采用通用互补金属氧化物半导体多路复用器，所述模拟开关采用精密互补金属氧化物半导体器件。

4.根据权利要求1所述的存储阵列选通测试系统，其特征在于，两选通电路中均还包括译码器，所述译码器用于将其所在的选通电路中的模拟开关的接口扩展级联。

5.根据权利要求1所述的存储阵列选通测试系统，其特征在于，所述存储器包括1t1r结构的存储器和1s1r结构的存储器。

6.根据权利要求1所述的存储阵列选通测试系统，其特征在于，所述存储器包括相变存储器、忆阻器、磁变存储器和铁电存储器。

7.根据权利要求1所述的存储阵列选通测试系统，其特征在于，所述阵列控制模块包括上位机和控制器，所述上位机用于根据用户设定的参数向控制器发送操作指令，控制器用于根据所述操作指令输出相应的控制信号。

8.根据权利要求7所述的存储阵列选通测试系统，其特征在于，所述上位机使用labview进行编写。

9.根据权利要求7所述的存储阵列选通测试系统，其特征在于，所述控制器采用fpga控制器。

10.根据权利要求9所述的存储阵列选通测试系统，其特征在于，所述上位机使用rs232串口通讯向所述fpga控制器发送设定参数。

技术总结本发明公开了一种存储阵列选通测试系统，用于对还未封装且未添加外围电路的存储器进行测试，包括：阵列控制模块，用于根据设定的参数输出相应的控制信号；阵列选通模块，包括行选通电路和列选通电路，两选通电路均包括多路复用选择器和模拟开关，两选通电路中的多路复用选择器的通道数量对应与阵列中的字线和位线数量相匹配，两选通电路中的模拟开关的接口数量对应与阵列中的字线和位线数量相匹配；其中，多路复用选择器用于根据所述控制信号，将读写擦操作电压分配到所选择的字线中，并将所选择的位线接地；模拟开关用于根据所述控制信号，将偏置电压分配到所有未选择的字线与位线中。本发明能有效降低测试时间，提高测试效率。技术研发人员：何强,程晓敏,葛翔,谢雯宇,缪向水受保护的技术使用者：华中科技大学技术研发日：技术公布日：2024/1/15