用于DDR5存储器装置中数据路径功率节省的系统及方法与流程

本发明涉及用于存储器装置的电路，且更明确来说，涉及可在存储器装置(例如第五代双倍数据率(ddr5)存储器装置)的数据路径中使用的用于功率节省的系统及方法。

背景技术：

1、随机存取存储器(ram)装置(例如可在电装置中采用以提供数据处理及/或存储的装置)可提供对存储于装置的存储器电路中的可寻址数据的直接可用性。某些ram装置(例如同步动态ram(sdram)装置)可例如具有具许多可寻址存储器元件的多个存储器库。ram装置还可具有通信接口，其可接收地址、用于可与所述地址相关联的操作的指令(例如，读取、写入等)及与指令相关联的数据。通信电路可处理数据及地址以存取对应存储器库。通信线(例如数据传输线或路径)可用以将数据递送到存储器库且从存储器库检索数据。例如，ram装置可基于通过数据传输线传达的数据模式消耗不同功率电平。降低ram装置中的功率消耗将是有利的。

2、本发明的实施例可针对上文阐述的问题中的一或多者。

技术实现思路

1、本申请的一方面涉及一种存储器装置。所述存储器装置包括：数据总线；第一通信接口，其经配置以接收数据且通信地耦合到所述数据总线，其中所述第一通信接口包括：第一相时钟，其经配置以将所述数据分区为具有第一数据模式的多个半字节；及第一解码器，其经配置以将所述多个半字节中的每一者转换成具有第二数据模式的相应信号，并经由所述数据总线传输所述信号；及第二通信接口，其经配置以经由所述数据总线接收所述信号，其中所述第二通信接口包括：第二解码器，其经配置以将所述信号转换成所述多个半字节；及第二相时钟，其经配置以通过使用所述多个半字节来获得所述数据。

2、本申请的另一方面涉及一种用于在存储器装置中传输数据的方法。所述方法包括：经由第一通信接口接收包括多个位的数据；经由所述第一通信接口将所述多个位分区为具有第一数据模式的多个半字节；经由所述第一通信接口将所述多个半字节中的每一者转换成具有第二数据模式的相应信号；经由数据总线传输所述相应信号；及经由第二通信接口基于所传输的信号获得所述数据。

3、本申请的又一方面涉及一种存储器装置。所述存储器装置包括：i/o接口；存储器库；数据总线，其通信地耦合到所述i/o接口及所述存储器库；第一通信接口，其通信地耦合到所述数据总线且经配置以接收数据，其中所述第一通信接口包括：第一相时钟，其经配置以将所述数据分区为具有第一数据模式的多个半字节；及第一解码器，其经配置以将所述多个半字节中的每一者转换成具有第二数据模式的相应信号，并经由所述数据总线传输所述信号；及第二通信接口，其经配置以经由所述数据总线接收所述信号，其中所述第二通信接口包括：第二解码器，其经配置以将所述信号转换成所述多个半字节；及第二相时钟，其经配置以通过使用所述多个半字节来获得所述数据，且经由所述数据总线传输所获得数据。

技术特征：

1.一种存储器装置，其包括：

2.根据权利要求1所述的存储器装置，其中所述存储器装置是第五代双倍数据率(ddr5)存储器装置。

3.根据权利要求1所述的存储器装置，其中所述多个半字节中的每一者具有相应相位。

4.根据权利要求1所述的存储器装置，其中所述多个半字节中的每一者包括基于所述数据总线的宽度确定的位数。

5.根据权利要求1所述的存储器装置，其中所述第一数据模式包括比所述第二数据模式少的位数。

6.根据权利要求1所述的存储器装置，其中所述相应信号包括相应单热信号。

7.根据权利要求6所述的存储器装置，其中所述第一解码器使用单热表来将所述多个半字节转换成相应信号。

8.根据权利要求1所述的存储器装置，其包括经配置以接收所述数据的i/o接口。

9.根据权利要求1所述的存储器装置，其包括经配置以接收所述数据的存储器库。

10.一种用于在存储器装置中传输数据的方法，其包括：

11.根据权利要求10所述的方法，其中将所述多个位分区为所述多个半字节包括基于所述数据总线的宽度来确定所述多个半字节中的每个半字节中的位数。

12.根据权利要求10所述的方法，其中所述相应信号是相应单热信号。

13.根据权利要求12所述的方法，其中所述第一通信接口使用单热表来将所述多个半字节转换成相应信号。

14.根据权利要求10所述的方法，其中所述第一数据模式包括比所述第二数据模式少的位数。

15.根据权利要求10所述的方法，其中所述数据与从所述存储器装置的存储器库进行读取的读取命令相关联。

16.根据权利要求10所述的方法，其中所述数据与对所述存储器装置的存储器库进行写入的写入命令相关联。

17.一种存储器装置，其包括：

18.根据权利要求17所述的存储器装置，其中所述相应信号包括相应单热信号。

19.根据权利要求17所述的存储器装置，其中所述第一通信接口经配置以从所述i/o接口接收所述数据。

20.根据权利要求17所述的存储器装置，其中所述第一通信接口经配置以从所述存储器库接收所述数据。

技术总结本申请涉及用于DDR5存储器装置中数据路径功率节省的系统及方法。一种存储器装置包含具有数据总线的数据路径。所述存储器装置进一步包含：第一单热通信接口，其通信地耦合到所述数据总线；及第二单热通信接口，其通信地耦合到所述数据总线。所述存储器装置额外地包含：至少一个存储器库；及输入/输出I/O接口，其经由所述第一单热通信接口及所述第二单热通信接口通信地耦合到所述至少一个存储器库，其中所述第一单热通信接口经配置以将由所述I/O接口接收的第一数据模式转换成经由所述数据总线传输到所述第二单热通信接口的单热信号，且其中所述第二单热通信接口经配置以将所述单热信号转换成所述第一数据模式以存储于所述至少一个存储器库中。技术研发人员：R·K·坎迪孔达受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/1/15