存储器装置、存储器系统和用于操作存储器系统的方法与流程

本公开涉及一种存储器装置、存储器系统和用于操作存储器系统的方法。

背景技术：

1、存储器装置可被划分为易失性存储器装置和非易失性存储器装置。易失性存储器装置可以是当电源被中断或关闭时破坏存储在其上的数据的存储器装置，并且非易失性存储器装置可以是即使电源被中断或关闭也保持存储在其上的数据的存储器装置。易失性存储器装置的示例包括随机存取存储器(ram)、静态ram(sram)、动态ram(dram)、同步dram(sdram)等，并且非易失性存储器装置的示例包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪存装置、相变ram(pram)、磁性ram(mram)、电阻式ram(rram)、铁电ram(fram)等。

2、为了支持与存储器装置的高速接口，存储器控制器(或处理器)可将时钟信号提供给存储器装置。存储器装置可响应于从存储器控制器接收的时钟信号来处理从存储器控制器接收的信号，或者将发送到存储器控制器的信号与时钟信号进行同步。

技术实现思路

1、示例实施例提供能够为在存储器控制器与存储器装置之间传输的信号提供具有提高的准确度的训练技术的存储器装置、存储器系统和用于操作存储器系统的方法。

2、示例实施例提供一种存储器系统，所述存储器系统包括：存储器装置；以及存储器控制器，被配置为将命令和地址(ca)信号和数据时钟信号发送到存储器装置，将数据(dq)信号发送到存储器装置，或者从存储器装置接收dq信号。存储器装置可包括：时钟分配网络，被配置为根据数据时钟信号生成用于对ca信号进行采样的第一分频时钟信号和用于对dq信号进行采样的第二分频时钟信号；ca采样器，被配置为基于第一分频时钟信号对ca信号进行采样；以及ca奇偶校验电路系统，被配置为响应于ca信号发生奇偶校验错误而输出奇偶校验错误信号。存储器控制器可包括：处理电路系统，被配置为响应于接收到奇偶校验错误信号而进入ca训练。

3、另一示例实施例提供一种存储器装置，所述存储器装置包括：第一垫，被配置为接收数据时钟信号；第二垫，被配置为接收命令和地址信号；第三垫，被配置为发送或接收数据(dq)信号；时钟分配网络，被配置为根据数据时钟信号生成用于对ca信号进行采样的第一分频时钟信号和用于对dq信号进行采样的第二分频时钟信号；ca采样器，基于第一分频时钟信号对ca信号进行采样；dq采样器，基于第二分频时钟信号对dq信号进行采样；以及ca奇偶校验电路系统，被配置为响应于ca信号发生奇偶校验错误而触发ca训练。

4、又一示例实施例提供一种用于操作存储器系统的方法，所述方法包括：将命令和地址(ca)信号和数据时钟信号从存储器控制器发送到存储器装置，并且发送或接收数据信号；由存储器装置根据数据时钟信号生成用于对ca信号进行采样的第一分频时钟信号和用于对dq信号进行采样的第二分频时钟信号；由存储器装置基于第一分频时钟信号对ca信号进行采样；由存储器装置响应于ca信号发生奇偶校验错误而输出奇偶校验错误信号；以及由存储器控制器响应于接收到奇偶校验错误信号而进入ca训练。

技术特征：

1.一种存储器系统，包括：

2.根据权利要求1所述的存储器系统，其中：

3.根据权利要求2所述的存储器系统，其中：

4.根据权利要求3所述的存储器系统，其中：

5.根据权利要求3所述的存储器系统，其中：

6.根据权利要求5所述的存储器系统，其中：

7.根据权利要求1至6中任一项所述的存储器系统，其中：

8.根据权利要求1至6中任一项所述的存储器系统，其中：

9.根据权利要求1至6中任一项所述的存储器系统，其中：

10.根据权利要求9所述的存储器系统，其中：

11.一种存储器装置，包括：

12.根据权利要求11所述的存储器装置，还包括：

13.根据权利要求11所述的存储器装置，其中：

14.根据权利要求13所述的存储器装置，其中：

15.根据权利要求14所述的存储器装置，其中：

16.一种用于操作存储器系统的方法，包括：

17.根据权利要求16所述的方法，还包括：

18.根据权利要求17所述的方法，还包括：

19.根据权利要求18所述的方法，还包括：

20.根据权利要求18所述的方法，还包括：

技术总结提供一种存储器装置、存储器系统和用于操作存储器系统的方法。存储器系统包括：存储器装置；和存储器控制器，被配置为将命令和地址(CA)信号和数据时钟(WCK)信号发送到存储器装置，将数据(DQ)信号发送到存储器装置，或者从存储器装置接收DQ信号。存储器装置可包括：时钟分配网络，被配置为根据数据时钟信号生成用于对CA信号进行采样的第一分频时钟信号和用于对DQ信号进行采样的第二分频时钟信号；CA采样器，被配置为基于第一分频时钟信号对CA信号进行采样；和CA奇偶校验电路系统，被配置为响应于CA信号发生奇偶校验错误而输出奇偶校验错误信号，并且存储器控制器可包括：处理电路系统，被配置为响应于接收到奇偶校验错误信号而进入CA训练。技术研发人员：白济赫,金惠兰,孟旼浩,赵成龙,崔雯喆受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/1/15