读写辅助电路、方法及存储器

本发明涉及存储器领域，特别是涉及一种读写辅助电路、方法及存储器。

背景技术：

1、随着工艺节点和供电电压的不断降低，器件的阈值电压也不断降低，导致sram存储单元的鲁棒性也随之不断降低。存储单元工作时的读写能力被破坏，读操作时，半选单元的读破坏频发，造成读取错误数据。写操作时，写能力越来越差，极易造成sram写入错误数据。字线欠压(wlud)技术常用于读辅助电路，但是传统的字线欠压电路往往对读取时间和写能力造成一定破坏。字线过压(wlod)技术常用于写辅助电路，但是传统的字线过压电路往往由于电压的突然升高对存储单元读能力造成一定负面影响，且采用较大电容占用了较大面积。

2、如何实现所设计辅助电路在提高存储单元读能力的情况下，不破坏写稳定性；在提高写能力的情况下，不破坏读能力，且能减小占用的电路面积；已成为本领域技术人员亟待解决的技术难题之一。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种读写辅助电路、方法及存储器，用于解决现有技术中读写辅助电路稳定性差、电路面积大等问题。

2、为实现上述目的及其他相关目的，本发明提供一种读写辅助电路，所述读写辅助电路至少包括：

3、第一晶体管、第二晶体管、第三晶体管及电容；

4、所述第一晶体管的第一端连接电源电压，第二端连接存储单元的字线，控制端连接读写控制信号，当读操作时所述第一晶体管导通；

5、所述第二晶体管的第一端连接所述第一晶体管的第二端，第二端连接所述电源电压，控制端连接预充电控制信号，当所述预充电控制信号有效时所述第二晶体管导通；

6、所述第三晶体管的第一端连接所述第一晶体管的第二端，第二端接地，控制端连接使能信号，当所述使能信号有效时所述第三晶体管关断；

7、所述电容的上极板连接所述第一晶体管的第二端，下极板连接写辅助控制信号的反相信号。

8、可选地，所述第一晶体管为nmos管；所述第一晶体管的第一端为漏极，第二端为源极，控制端为栅极。

9、可选地，所述第二晶体管为pmos管；所述第二晶体管的第一端为漏极，第二端为源极，控制端为栅极。

10、可选地，所述第三晶体管为nmos管；所述第三晶体管的第一端为漏极，第二端为源极，控制端为栅极。

11、更可选地，所述电容采用nmos管实现。

12、为实现上述目的及其他相关目的，本发明还提供一种读写辅助方法，基于上述读写辅助电路实现，所述读写辅助方法至少包括：

13、在读周期内，将电源电压降压后给存储单元的字线供电，实现对所述存储单元的字线欠压读辅助：

14、在写周期内：基于电容耦合将所述电源电压抬高，并给所述存储单元的字线供电，实现对所述存储单元的字线过压写辅助。

15、可选地，在读周期内：第三晶体管关断，电容下极板接地，第一晶体管导通，第二晶体管关断；电源电压通过所述第一晶体管后降压。

16、可选地，在写周期内：首先，第三晶体管关断，第一晶体管关断，电容下极板接地，第二晶体管导通，电源电压为所述电容充电，所述字线的电压拉高至所述电源电压；随后关断所述第二晶体管，所述字线处于悬浮状态；再将所述电容的下极板切换为高电平，所述电容的上极板电压抬高。

17、更可选地，在读辅助操作或写辅助操作结束后，所述第三晶体管导通，所述字线被拉低，处于静止状态。

18、为实现上述目的及其他相关目的，本发明还提供一种存储器，所述存储器至少包括：存储阵列，预译码电路及上述读写辅助电路；

19、所述预译码电路对字线信号进行译码；

20、所述读写辅助电路连接所述预译码电路的输出端，基于工作模式调整输出电压并提供给相应的字线，以对所述存储阵列中相应的存储单元进行读写辅助操作。

21、可选地，所述存储器为sram存储器。

22、如上所述，本发明的读写辅助电路、方法及存储器，具有以下有益效果：

23、1、本发明的读写辅助电路使用的mos晶体管数量少，并采用nmos晶体管的源漏极短接代替电容，不仅能减小电路面积，且极大降低工艺生产难度。

24、2、本发明的读写辅助电路结构简单，能同时实现字线信号的电压值相对电源电压降低和抬升的目的，产生字线欠压、正常字线电压、字线过压三种电压值，实现对sram存储单元的读辅助与写辅助操作。

25、3、本发明的读写辅助电路在读周期内，通过辅助电路降低字线信号的电压值，对sram存储单元进行低压操作，可以提高静态噪声容限(snm)，避免对sram内部存储数据的干扰，增强sram存储单元的读能力。

26、4、本发明的读写辅助电路在写周期内，通过辅助电路采用电容耦合的策略，逐步抬高字线信号的电压值，对sram存储单元进行写入操作，提高写噪声容限(wsnm)，提高sram存储单元的写入数据稳定性，避免对sram存储数据的误写入操作，可以增强sram存储单元的写能力。

27、5、本发明的读写辅助电路在读写操作完成时，拉低字线信号电压，降低sram电路功耗损失。

技术特征：

1.一种读写辅助电路，其特征在于，所述读写辅助电路至少包括：

2.根据权利要求1所述的读写辅助电路，其特征在于：所述第一晶体管为nmos管；所述第一晶体管的第一端为漏极，第二端为源极，控制端为栅极。

3.根据权利要求1所述的读写辅助电路，其特征在于：所述第二晶体管为pmos管；所述第二晶体管的第一端为漏极，第二端为源极，控制端为栅极。

4.根据权利要求1所述的读写辅助电路，其特征在于：所述第三晶体管为nmos管；所述第三晶体管的第一端为漏极，第二端为源极，控制端为栅极。

5.根据权利要求1-4任意一项所述的读写辅助电路，其特征在于：所述电容采用nmos管实现。

6.一种读写辅助方法，基于如权利要求1-5任意一项所述的读写辅助电路实现，其特征在于，所述读写辅助方法至少包括：

7.根据权利要求6所述的读写辅助方法，其特征在于：在读周期内：第三晶体管关断，电容下极板接地，第一晶体管导通，第二晶体管关断；电源电压通过所述第一晶体管后降压。

8.根据权利要求6所述的读写辅助方法，其特征在于：在写周期内：首先，第三晶体管关断，第一晶体管关断，电容下极板接地，第二晶体管导通，电源电压为所述电容充电，所述字线的电压拉高至所述电源电压；随后关断所述第二晶体管，所述字线处于悬浮状态；再将所述电容的下极板切换为高电平，所述电容的上极板电压抬高。

9.根据权利要求6-8任意一项所述的读写辅助方法，其特征在于：在读辅助操作或写辅助操作结束后，所述第三晶体管导通，所述字线被拉低，处于静止状态。

10.一种存储器，其特征在于，所述存储器至少包括：

11.根据权利要求10所述的存储器，其特征在于：所述存储器为sram存储器。

技术总结本发明提供一种读写辅助电路、方法及存储器，包括：第一晶体管，第一端连接电源电压，第二端连接存储单元的字线，控制端连接读写控制信号，当读操作时第一晶体管导通；第二晶体管，第一端连接字线，第二端连接电源电压，控制端连接预充电控制信号，当预充电控制信号有效时第二晶体管导通；第三晶体管，第一端连接字线，第二端接地，控制端连接使能信号，当使能信号有效时第三晶体管关断；电容，上极板连接字线，下极板连接写辅助控制信号的反相信号。本发明提高静态噪声容限和写静态噪声容限、增加读写能力、加强读写稳定性，保证读写数据的正确性；同时在电路读写操作完成时，拉低字线电压，降低电路功耗。技术研发人员：肖剑峰,陈荣盛,赵斌受保护的技术使用者：华南理工大学技术研发日：技术公布日：2024/1/15