半导体存储器装置和包括半导体存储器装置的存储器系统的制作方法

本公开涉及存储器，并且更具体地，涉及用于防御行锤击攻击(row hammerattack)的半导体存储器装置和包括半导体存储器装置的存储器系统。

背景技术：

1、半导体存储器装置可被分类为易失性存储器装置或非易失性存储器装置。易失性存储器装置表示当电源被关闭时丢失存储在其中的数据的存储器装置。作为易失性存储器装置的一个示例，动态随机存取存储器(dram)可用在各种装置(诸如，移动系统、服务器或图形装置)中。

2、在易失性存储器装置(诸如，动态随机存取存储器(dram)装置)中，存储在存储器单元中的单元电荷可能由于泄漏电流而被丢失。此外，当字线在激活状态与预充电状态之间频繁地被转变时(即，当字线已经被集中地或频繁地访问时)，连接到与被频繁地访问的字线邻近的字线的受影响的存储器单元可丢失存储的电荷。存储在存储器单元中的电荷可在数据由于单元电荷的泄漏而被丢失之前通过再充电来被维持。这样的单元电荷的再充电被称为刷新操作，并且刷新操作可在单元电荷显著被丢失之前重复地被执行。

技术实现思路

1、示例实施例可提供能够在管理多个存储器单元行中的全部的行锤击的同时防御行锤击攻击的半导体存储器装置。

2、示例实施例可提供包括能够在管理多个存储器单元行中的全部的行锤击的同时防御行锤击攻击的半导体存储器装置的存储器系统。

3、根据示例实施例，一种半导体存储器装置包括：存储器单元阵列、行锤击管理电路和刷新控制电路。存储器单元阵列包括由行地址指定的多个存储器单元行，所述多个存储器单元行各自包括多个存储器单元。行锤击管理电路包括锤击地址队列，并且在所述半导体存储器装置的上电序列期间将随机计数数据自动存储在所述多个存储器单元行中的每个的计数单元中，并且响应于来自外部存储器控制器的激活命令通过对与所述多个存储器单元行中的每个相关联的访问的次数进行计数来确定计数值，并且将计数值作为计数数据存储在所述多个存储器单元行中的每个的计数单元中。锤击地址队列基于计数值与参考次数的比较来存储所述行地址中的一个或多个行地址达第一数量，并且输出存储在锤击地址队列中的候选锤击地址中的一个作为锤击地址，所述行地址中的所述一个或多个行地址是候选锤击地址。刷新控制电路接收锤击地址，并且对所述多个存储器单元行中的物理邻近于与锤击地址对应的存储器单元行的一个或多个存储器单元行执行锤击刷新操作。

4、根据示例实施例，一种存储器系统包括半导体存储器装置和控制半导体存储器装置的存储器控制器。半导体存储器装置包括存储器单元阵列、行锤击管理电路和刷新控制电路。存储器单元阵列包括由行地址指定的多个存储器单元行，所述多个存储器单元行各自包括多个存储器单元。行锤击管理电路包括锤击地址队列，并且在半导体存储器装置的上电序列期间独立于来自存储器控制器的命令自动地将随机计数数据存储在所述多个存储器单元行中的每个的计数单元中，并且响应于来自存储器控制器的激活命令通过对与所述多个存储器单元行中的每个相关联的访问的次数进行计数来确定计数值，并且将计数值作为计数数据存储在所述多个存储器单元行中的每个的计数单元中。锤击地址队列基于计数值与参考次数的比较而存储所述行地址中的一个或多个行地址达第一数量，并且输出存储在锤击地址队列中的候选锤击地址中的一个作为锤击地址，所述行地址中的所述一个或多个行地址是候选锤击地址。刷新控制电路接收锤击地址，并且对所述多个存储器单元行中的物理邻近于与锤击地址对应的存储器单元行的一个或多个存储器单元行执行锤击刷新操作。行锤击管理电路还包括自动初始化控制器，自动初始化控制器在上电序列期间基于功率稳定信号和反熔丝标志信号生成随机计数数据和指定所述多个存储器单元行中的每个的所述行地址。

5、根据示例实施例，一种半导体存储器装置包括存储器单元阵列、行锤击管理电路、刷新控制电路和控制逻辑电路。存储器单元阵列包括由行地址指定的多个存储器单元行，所述多个存储器单元行各自包括多个存储器单元。行锤击管理电路包括锤击地址队列，并且在所述半导体存储器装置的上电序列期间自动地将随机计数数据存储在所述多个存储器单元行中的每个的计数单元中，并且响应于来自外部存储器控制器的激活命令通过对与所述多个存储器单元行中的每个相关联的访问的次数进行计数来确定计数值，并且将计数值作为计数数据存储在所述多个存储器单元行中的每个的计数单元中。锤击地址队列基于计数值与参考次数的比较而存储所述行地址中的一个或多个行地址达第一数量，并且输出存储在锤击地址队列中的候选锤击地址中的一个作为锤击地址，所述行地址中的所述一个或多个行地址是候选锤击地址。刷新控制电路接收锤击地址，并且对所述多个存储器单元行中的物理邻近于与锤击地址对应的存储器单元行的一个或多个存储器单元行执行锤击刷新操作。控制逻辑电路控制行锤击管理电路和刷新控制电路，并且在随机计数数据被存储在所述多个存储器单元行中的每个的计数单元中之后，对所述多个存储器单元行执行自刷新操作。

6、因此，在根据示例实施例的半导体存储器装置中，在上电序列期间，行锤击管理电路可在没有从存储器控制器接收命令的情况下，自动地生成随机计数数据并将随机计数数据存储在多个存储器单元行中的每个的计数单元中，并且因此，尽管黑客对存储器单元行的重复访问被生成，行锤击管理电路也可防止溢出发生在锤击地址队列中。

技术特征：

1.一种半导体存储器装置，包括：

2.根据权利要求1所述的半导体存储器装置，其中，候选锤击地址被访问等于或大于参考次数，并且

3.根据权利要求2所述的半导体存储器装置，其中，自动初始化控制器包括：

4.根据权利要求3所述的半导体存储器装置，其中，时序生成器被配置为：

5.根据权利要求4所述的半导体存储器装置，其中，行锤击管理电路被配置为：响应于写入信号，将随机计数数据写入所述多个存储器单元行中的每个的计数单元中。

6.根据权利要求3所述的半导体存储器装置，其中，行地址生成器被配置为：顺序地生成所述多个行地址，并且

7.根据权利要求3所述的半导体存储器装置，其中，行地址生成器被配置为：随机地生成所述多个行地址，并且

8.根据权利要求3所述的半导体存储器装置，其中，随机种子生成器包括：

9.根据权利要求3所述的半导体存储器装置，其中，随机种子生成器包括：

10.根据权利要求3所述的半导体存储器装置，其中，间隔信号生成器被配置为：

11.根据权利要求1所述的半导体存储器装置，其中，在上电序列和存储器控制器与所述半导体存储器装置之间的训练完成之后，所述半导体存储器装置的控制逻辑电路从存储器控制器接收命令，并且

12.根据权利要求1所述的半导体存储器装置，其中，存储器单元阵列包括多个存储体阵列，并且所述多个存储体阵列中的每个包括所述多个存储器单元行，并且

13.根据权利要求1所述的半导体存储器装置，其中，行锤击管理电路被配置为：在上电序列期间，将随机计数数据并行地存储在所述多个存储器单元行中的两个或更多个存储器单元行的计数单元中，并且

14.根据权利要求1所述的半导体存储器装置，其中，行锤击管理电路还包括：

15.根据权利要求14所述的半导体存储器装置，其中，锤击地址队列包括：

16.根据权利要求15所述的半导体存储器装置，其中，刷新控制电路被配置为：响应于基于来自存储器控制器的刷新管理命令的刷新管理信号，对所述多个存储器单元行中的所述一个或多个存储器单元行执行锤击刷新操作，并且

17.根据权利要求1所述的半导体存储器装置，还包括：

18.根据权利要求1至17中任一项所述的半导体存储器装置，其中，刷新控制电路包括：

19.一种存储器系统，包括：

20.一种半导体存储器装置，包括：

技术总结提供半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括存储器单元阵列、行锤击管理电路和刷新控制电路。行锤击管理电路在所述半导体存储器装置的上电序列期间自动地将随机计数数据存储在多个存储器单元行中的每个的计数单元中，并且响应于来自外部存储器控制器的激活命令通过对与所述多个存储器单元行中的每个相关联的访问的次数进行计数来确定计数值，并且将计数值作为计数数据存储在所述多个存储器单元行中的每个的计数单元中。刷新控制电路接收锤击地址，并且对所述多个存储器单元行中的物理邻近于与锤击地址对应的存储器单元行的一个或多个存储器单元行执行锤击刷新操作。技术研发人员：金宗哲,金基兴,吴台荣,李京虎受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/1/15