存储阵列的调整电路及其操作方法、设备及存储介质与流程

本公开涉及半导体，尤其涉及一种存储阵列的调整电路及其操作方法、设备及存储介质。

背景技术：

1、现有的电阻式随机存取存储器(resistive random access memory，rram)阵列的编程方式通常是通过阵列电流-模数转换器(adc)-cpu-set/reset-阵列电流的方式，反复读取并施加脉冲的方式调整rram阻值。对整个rram阵列的编程通常耗时几秒到几十秒，这使得当rram实际应用时，权重的写入通常只能在系统启动时进行，这严重限制了rram芯片的应用场景。

2、并且rram单元的电阻值在编程过后，阻值会随时间变化，偏离最初预设值，阻值漂移致使总积分电流出现较大误差，这使得当其应用于神经网络时，计算精度难以进一步提高，即使校正之后，输出结果也会随时间推移发生改变。这限制了rram的高精度应用。

技术实现思路

1、本公开提供了一种存储阵列的调整电路及其操作方法、设备及存储介质，以至少解决现有技术中存在的以上技术问题。

2、根据本公开的第一方面，提供了一种存储阵列的调整电路，包括：

3、存储阵列，所述存储阵列包括多个存储单元；

4、阵列内嵌调整电路，与所述存储阵列耦接，所述阵列内嵌调整电路包括阻值调整单元和比较单元，所述阻值调整单元被配置为对所述存储单元的阻值进行调整，所述比较单元被配置为判断经所述阻值调整单元调整后的所述存储单元的阻值是否需要继续调整，如需要，则继续由所述阻值调整单元进行调整，如不需要，则输出第一信号，并对下一个存储单元的阻值进行调整，直至所有存储单元的阻值调整结束。

5、在一可实施方式中，所述阻值调整单元包括采样模块、开关模块、误差放大器、开关电容、第一方向控制模块、第二方向控制模块和脉冲调制模块；其中，所述采样模块被配置为与参考信号配合输出采样信号，所述采样信号表征所述存储单元的阻态的输出结果；所述开关模块与所述采样模块耦接，被配置为根据所述采样信号输出第二信号，所述第二信号表征高阻态预设值和低阻态预设值中的之一；所述开关电容与所述存储阵列耦接，被配置为输出所述存储单元的读取阻值；所述误差放大器与所述开关电容和所述开关模块耦接，被配置为根据所述第二信号和所述读取阻值，得到阻值误差，并将所述阻值误差放大预设倍数；所述第一方向控制模块和所述第二方向控制模块被配置为对放大预设倍数的阻值误差取绝对值，得到第三信号；

6、所述调整电路还包括：脉冲发生器，被配置为产生脉冲输入；

7、所述脉冲调制模块与所述脉冲发生器耦接，被配置为将所述第三信号与所述脉冲输入进行相乘，得到脉冲调制信号。

8、在一可实施方式中，所述调整电路还包括：

9、程序方向控制模块，与所述脉冲调制模块耦接，被配置为将所述脉冲调制信号输出至所述存储阵列，以对所述存储单元阻值继续进行调整。

10、在一可实施方式中，所述阵列内嵌调整电路还包括：地址计算器，与所述比较单元耦接，被配置为当所述比较单元输出第一信号时，地址个数加1，直至地址个数达到所有存储单元的个数，则输出结束信号。

11、在一可实施方式中，所述比较单元被配置为判断经所述阻值调整单元调整后的所述存储单元的阻值是否需要继续调整，包括：

12、比较单元将所述第三信号与参考误差阈值进行比较，若所述第三信号大于所述参考误差阈值，则继续由所述阻值调整单元进行调整，若所述第三信号小于或等于所述参考误差阈值，则输出所述第一信号，并对下一个存储单元的阻值进行调整，直至所有存储单元的阻值调整结束。

13、在一可实施方式中，所述阵列内嵌调整电路还包括与所述采样模块连接的第一时钟信号，与所述开关电容连接的第二时钟信号，与所述第一方向控制模块连接的第三时钟信号，以及与所述比较单元连接的第四时钟信号，其中，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号同步。

14、根据本公开的第二方面，提供了一种存储阵列的调整电路的操作方法，包括：

15、提供存储阵列，所述存储阵列包括多个存储单元；

16、通过阵列内嵌调整电路的阻值调整单元对所述存储单元的阻值进行调整；

17、通过阵列内嵌调整电路的比较单元判断经所述阻值调整单元调整后的所述存储单元的阻值是否需要继续调整，如需要，则继续由所述阻值调整单元进行调整，如不需要，则输出第一信号，并对下一个存储单元的阻值进行调整，直至所有存储单元的阻值调整结束。

18、在一可实施方式中，所述阻值调整单元包括采样模块、开关模块、误差放大器、开关电容、第一方向控制模块、第二方向控制模块和脉冲调制模块；

19、所述阻值调整单元对所述存储单元的阻值进行调整，包括：

20、通过采样模块与参考信号配合输出采样信号，所述采样信号表征所述存储单元的阻态的输出结果；

21、根据采样信号，所述开关模块输出第二信号，所述第二信号表征高阻态预设值和低阻态预设值中的之一；

22、通过开关电容输出所述存储单元的读取阻值；

23、根据所述第二信号和所述读取阻值，所述误差放大器得到阻值误差，并将所述阻值误差放大预设倍数；

24、通过第一方向控制模块和第二方向控制模块对放大预设倍数的阻值误差取绝对值，得到第三信号；

25、通过脉冲发生器产生脉冲输入；

26、通过脉冲调制模块将所述第三信号与所述脉冲输入进行相乘，得到脉冲调制信号；

27、通过程序方向控制模块将所述脉冲调制信号输出至所述存储阵列，以对所述存储单元的阻值继续进行调整。

28、在一可实施方式中，所述输出第一信号，并对下一个存储单元的阻值进行调整，直至所有存储单元的阻值调整结束，包括：

29、当所述比较单元输出第一信号时，地址计算器中的地址个数加1，直至地址个数达到所有存储单元的个数，则输出结束信号。

30、在一可实施方式中，所述通过阵列内嵌调整电路的比较单元判断经所述阻值调整单元调整后的所述存储单元的阻值是否需要继续调整，包括：

31、通过比较单元将所述第三信号与参考误差阈值进行比较，若所述第三信号大于所述参考误差阈值，则继续由所述阻值调整单元进行调整，若所述第三信号小于或等于所述参考误差阈值，则输出所述第一信号，并对下一个存储单元的阻值进行调整，直至所有存储单元的阻值调整结束。

32、在一可实施方式中，所述操作方法还包括：

33、第一时钟信号与所述采样模块连接，第二时钟信号与所述开关电容连接，第三时钟信号与第一方向控制模块连接，第四时钟信号与所述比较单元连接，其中，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号同步。

34、根据本公开的第三方面，提供了一种电子设备，包括：

35、至少一个处理器；以及

36、与所述至少一个处理器通信连接的存储器；其中，

37、所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本公开所述的方法。

38、根据本公开的第四方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使所述计算机执行本公开所述的方法。

39、本公开的存储阵列的调整电路及其操作方法、设备及存储介质，通过提出一种阵列内嵌调整电路，使用很小的面积代价，可以在一个时钟周期内对存储单元进行一次读取和一次编程，并将整个存储阵列的权重调整时间控制在几毫秒内，相比传统方法有3个数量级的提升。毫秒级的刷新时间对存储单元的阻值漂移进行实时调整，这降低存储单元的阻值漂移对积分电流的影响，以此提高阵列计算精度。

40、应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。