感应放大器的制作方法

本公开涉及但不限定于一种感应放大器。

背景技术：

1、感应放大器(sense amplifier，sa)是半导体存储器的一个重要组成部分，其能够放大位线(bl)和互补位线(blb)之间的电压差，以读取存储单元中存储的数据。

2、然而，由于感应放大器中的器件之间存在失配，导致感应放大器不能有效放大位线和互补位线之间的电压差，从而导致数据读取过程中，产生错误的读写结果。

技术实现思路

1、本公开提供一种感应放大器，能够有效放大位线和互补位线之间的电压差，提高数据读取的准确性。

2、本公开提供一种感应放大器，包括：

3、第一p型晶体管，其源极耦合第一电源端；

4、第二p型晶体管，其源极耦合所述第一p型晶体管的源极，其栅极耦合所述第一p型晶体管的漏极，其漏极耦合所述第一p型晶体管的栅极；

5、第一n型晶体管，其源极耦合第三电源端，其漏极耦合所述第一p型晶体管的漏极，其栅极耦合位线；

6、第二n型晶体管，其源极耦合所述第一n型晶体管的源极，其漏极耦合所述第二p型晶体管的漏极，其栅极耦合互补位线；

7、比较模块，其控制端耦合第一使能信号，其第一输入端耦合所述第二p型晶体管的漏极，其第二输入端耦合所述第一p型晶体管的漏极，用于响应所述第一使能信号输出第一控制信号；

8、体端偏置模块，其输入端耦合所述第一控制信号，其第一输出端耦合所述第一p型晶体管的体端，其第二输出端耦合所述第二p型晶体管的体端，其控制端耦合第二使能信号，所述体端偏置模块基于所述第一控制信号补偿所述第二n型晶体管和所述第一n型晶体管之间阈值电压的差异。

9、在一些实施例中，所述体端偏置模块包括：

10、锁存模块，其控制端作为所述体端偏置模块的控制端，耦合所述第二使能信号，其第一端作为所述体端偏置模块的输入端，耦合所述第一控制信号，用于将所述第一控制信号转换为第二控制信号，所述第一控制信号的电平不同于所述第二控制信号的电平；

11、体端电位偏置模块，其第一端耦合所述锁存模块的第二端，其第二端耦合所述锁存模块的第三端，其第三端作为所述体端偏置模块的第一输出端，耦合所述第一p型晶体管的体端，其第四端作为所述体端偏置模块的第二输出端，耦合所述第二p型晶体管的体端，用于在所述第一控制信号和所述第二控制信号的作用下调节所述第一p型晶体管的体端电压和/或所述第二p型晶体管的体端电压，以补偿所述第二n型晶体管和所述第一n型晶体管之间阈值电压的差异。

12、在一些实施例中，所述体端电位偏置模块包括：

13、第一体端电位偏置模块，其第一端作为所述体端电位偏置模块的第一端，耦合所述锁存模块的第二端，其第二端作为所述体端电位偏置模块的第二端，耦合所述锁存模块的第三端，其第三端作为所述体端电位偏置模块的第三端，耦合所述第一p型晶体管的体端，用于调节所述第一p型晶体管的体端电压。

14、在一些实施例中，所述体端电位偏置模块包括：

15、第二体端电位偏置模块，其第一端耦合所述第一体端电位偏置模块的第一端，其第二端耦合所述第一体端电位偏置模块的第二端，其第三端作为所述体端电位偏置模块的第四端，耦合所述第二p型晶体管的体端，用于调节所述第二p型晶体管的体端电压。

16、在一些实施例中，所述第一体端电位偏置模块包括：

17、第一晶体管，其栅极作为所述第一体端电位偏置模块的第二端，耦合所述锁存模块的第三端，其源极耦合第一电源端，其漏极作为所述第一体端电位偏置模块的第三端，耦合所述第一p型晶体管的体端；

18、第二晶体管，其栅极作为所述第一体端电位偏置模块的第一端，耦合所述锁存模块的第二端，其源极耦合第二电源端，其漏极耦合所述第一晶体管的漏极。

19、在一些实施例中，所述第二体端电位偏置模块包括：

20、第三晶体管，其栅极作为所述第二体端电位偏置模块的第二端，耦合所述第一晶体管的栅极，其源极耦合第二电源端，其漏极作为所述第二体端电位偏置模块的第三端，耦合所述第二p型晶体管的体端；

21、第四晶体管，其栅极作为第二体端电位偏置模块的第一端，耦合所述第二晶体管的栅极，其源极耦合第一电源端，其漏极耦合所述第三晶体管的漏极。

22、在一些实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管为p型晶体管。

23、在一些实施例中，所述锁存模块的控制端包括第一控制端和第二控制端，所述第二使能信号包括第一子使能信号和第二子使能信号；

24、所述锁存模块包括：

25、传输门，其控制端作为所述锁存模块的第一控制端，耦合所述第一子使能信号，其第一端作为所述锁存模块的第一端，耦合所述比较模块的输出端，其第二端作为所述锁存模块的第二端，用于传输所述第一控制信号；

26、锁存器，其控制端作为所述锁存模块的第二控制端，耦合所述第二子使能信号，其第一端耦合所述传输门的第二端，其第二端作为所述锁存模块的第三端，用于将所述第一控制信号转换为第二控制信号。

27、在一些实施例中，所述锁存器包括：

28、第一反相器，其控制端作为所述锁存器的控制端，耦合所述第二子使能信号，其输入端作为所述锁存器的第一端，其输出端作为所述锁存器的第二端；

29、第二反相器，其控制端作为所述锁存器的控制端，耦合所述第二子使能信号，其输出端耦合所述第一反相器的输入端，其输入端耦合所述第一反相器的输出端。

30、在一些实施例中，所述比较模块具体用于在所述第二p型晶体管的漏极电压大于所述第一p型晶体管的漏极电压时，输出第一电平信号；

31、以及在所述第二p型晶体管的漏极电压小于所述第一p型晶体管的漏极电压时，输出第二电平信号；

32、所述第一电平信号小于所述第二电平信号。

33、在一些实施例中，所述比较模块包括：

34、运算放大器，其控制端作为所述比较模块的控制端，耦合第一使能信号，其同相输入端作为所述比较模块的第一输入端，耦合所述第二p型晶体管的漏极，其反向输入端作为所述比较模块的第二输入端，耦合所述第一p型晶体管的漏极。

35、在一些实施例中，还包括：

36、第一控制单元，其控制端耦合第三使能信号，其第一端耦合位线，其第二端耦合第一n型晶体管的漏极，用于控制所述位线和所述第一n型晶体管之间的耦合；

37、第二控制单元，其控制端耦合所述第三使能信号，其第一端耦合互补位线，其第二端耦合第二n型晶体管的漏极，用于控制所述互补位线和所述第二n型晶体管之间的耦合。

38、在一些实施例中，所述第一控制单元包括：

39、第一控制晶体管，其栅极作为所述第一控制单元的控制端，耦合第三使能信号，其源极作为所述第一控制单元的第一端，耦合位线，其漏极作为所述第一控制单元的第二端，耦合所述第一n型晶体管的漏极；

40、所述第二控制单元包括：

41、第二控制晶体管，其栅极作为所述第二控制单元的控制端，耦合所述第三使能信号，其源极作为所述第二控制单元的第一端，耦合所述互补位线，其漏极作为所述第二控制单元的第二端，耦合所述第二n型晶体管的漏极。

42、在一些实施例中，还包括：

43、第三控制单元，其控制端耦合第四使能信号，其第一端耦合所述第一电源端，其第二端耦合所述第一p型晶体管的源极；

44、第四控制单元，其控制端耦合第五使能信号，其第一端耦合第三电源端，其第二端耦合所述第一n型晶体管的源极。

45、在一些实施例中，所述第三控制单元包括：

46、第三控制晶体管，其栅极作为所述第三控制单元的控制端，其源极作为所述第三控制单元的第一端，耦合所述第一电源端，其漏极作为所述第三控制单元的第二端，耦合所述第一p型晶体管的源极；

47、所述第四控制单元包括：

48、第四控制晶体管，其栅极作为所述第四控制单元的控制端，其源极作为所述第四控制单元的第一端，耦合第三电源端，其漏极作为所述第四控制单元的第二端，耦合所述第一n型晶体的源极。

49、在一些实施例中，还包括：

50、第七控制单元，其控制端耦合第七使能信号，其第一端耦合第四电源端，其第二端耦合位线和互补位线，用于将位线和互补位线预充电至参考电压；

51、第五控制单元，其控制端耦合第六使能信号，其第一端耦合位线，其第二端耦合第二p型晶体管的漏极，用于控制所述位线和所述感应放大器的互补读出位线之间的耦合；

52、第六控制单元，其控制端耦合所述第六使能信号，其第一端耦合互补位线，其第二端耦合第一p型晶体管的漏极，用于控制所述互补位线和所述感应放大器的读出位线之间的耦合。

53、在一些实施例中，所述第七控制单元包括：

54、第七控制晶体管，其栅极作为所述第七控制单元的控制端，其漏极作为所述第七控制单元的第一端，耦合第四电源端，其源极作为所述第七控制单元的第二端，耦合位线和互补位线；

55、所述第五控制单元包括：

56、第五控制晶体管，其源极作为所述第五控制单元的第一端，耦合位线，其漏极作为所述第五控制单元的第二端，耦合所述感应放大器的互补读出位线；

57、所述第六控制单元包括：

58、第六控制晶体管，其源极作为所述第六控制单元的第一端，耦合所述互补位线，其漏极作为所述第六控制单元的第二端，耦合所述感应放大器的读出位线。

59、本公开提供一种感应放大器，包括第一p型晶体管、第二p型晶体管、第一n型晶体管、第二n型晶体管、比较模块以及体端偏置模块。第一p型晶体管的源极耦合第一电源端，第二p型晶体管的源极耦合第一p型晶体管的源极，第二p型晶体管的栅极耦合第一p型晶体管的漏极，第二p型晶体管的漏极耦合第一p型晶体管的栅极。第一n型晶体管的源极耦合第一电源端，第一n型晶体管的漏极耦合第一p型晶体管的漏极，第一n型晶体管的栅极耦合位线，第二n型晶体管的源极耦合第一n型晶体管的源极，第二n型晶体管的漏极耦合第二p型晶体管的漏极，第二n型晶体管的栅极耦合互补位线。比较模块的控制端耦合第一使能信号，比较模块的第一输入端耦合第二p型晶体管的漏极，比较模块的第二输入端耦合第一p型晶体管的漏极，用于响应第一使能信号输出第一控制信号。体端偏置模块的输入端耦合第一控制信号，体端偏置模块的第一输出端耦合第一p型晶体管的体端，体端偏置模块的第二输出端耦合第二p型晶体管的体端，体端偏置模块的控制端耦合第二使能信号，体端偏置模块基于第一控制信号调节第一p型晶体管的体端电压和/或第二p型晶体管的体端电压，从而调节第一p型晶体管的阈值电压和/或第二p型晶体管的阈值电压，从而补偿第二n型晶体管和第一n型晶体管之间阈值电压的差异，进而减小感应放大器中器件之间的失配，使得感应放大器能够有效放大位线和互补位线之间的电压差，提高读取数据的准确性。