感应放大器感应边界检测方法与电子设备与流程

所属的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。下面参照图11来描述根据本发明的这种实施方式的电子设备1100。图11显示的电子设备1100仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。如图11所示，电子设备1100以通用计算设备的形式表现。电子设备1100的组件可以包括但不限于：上述至少一个处理单元1110、上述至少一个存储单元1120、连接不同系统组件(包括存储单元1120和处理单元1110)的总线1130。其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元1110进行，使得所述处理单元1110进行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元1110可以进行如本公开实施例所示的方法。存储单元1120可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(ram)11201和/或高速缓存存储单元11202，还可以进一步包括只读存储单元(rom)11203。存储单元1120还可以包括具有一组(至少一个)程序模块11205的程序/实用工具11204，这样的程序模块11205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。总线1130可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。电子设备1100也可以与一个或多个外部设备1200(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备1100交互的设备通信，和/或与使得该电子设备1100能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(i/o)接口1150进行。并且，电子设备1100还可以通过网络适配器1160与一个或者多个网络(例如局域网(lan)，广域网(wan)和/或公共网络，例如因特网)通信。如图所示，网络适配器1160通过总线1130与电子设备1100的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备1100使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、raid系统、磁带驱动器以及数据备份存储系统等。在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备进行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步进行的。本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

背景技术：

1、感应放大器(sense amplifier，sa)是一种差分放大器，两个输入端分别连接位线bl和互补位线/bl，用于将位线bl和互补位线/bl的微弱电压差放大。作为存储器中的重要电路，感应放大器实现微弱电压差放大的检测能力即感应边界(sense margin)是存储器的重要指标，因此，需要一种能够准确检测感应放大器感应能力的方法。

2、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、本公开的目的在于提供一种感应放大器感应边界检测方法与电子设备，用于提高检测感应放大器的感应能力的准确度。

2、根据本公开的第一方面，提供一种感应放大器感应边界检测方法，包括：对第一位线连接的第一存储单元和第二存储单元分别写入第一数据和第二数据，所述第一存储单元和所述第二存储单元分别连接相邻的第一字线和第二字线，所述第一位线连接第一感应放大器；对所述第一存储单元和所述第二存储单元进行反写操作，所述反写操作包括对所述第一存储单元反写入所述第二数据，对所述第二存储单元反写入所述第一数据；对第二位线、所述第一字线、所述第二字线连接的存储单元进行写入操作，相邻两个所述写入操作之间具有预设行预充电时间，所述第二位线连接第二感应放大器，所述第二感应放大器与所述第一感应放大器位于同一感应放大器阵列；读取所述第二存储单元，在未正确读取到所述第一数据时，判断所述预设行预充电时间为所述第一感应放大器的行预充电时间边界值。

3、在本公开的一种示例性实施例中，所述第一位线的数量为多条，所述第二位线为当前操作的所述第一位线的下一条第一位线，所述对第一位线连接的第一存储单元和第二存储单元分别写入第一数据和第二数据包括：按第一顺序对多组第一位线连接的所述第一存储单元和所述第二存储单元分别写入所述第一数据和所述第二数据，每组所述第一位线均包括第一数量条相邻的第一位线，所述第一顺序根据所述多组第一位线中的位线序号由小到大来确定；所述对第二位线、所述第一字线、所述第二字线连接的存储单元进行写入操作包括：对所述第二位线连接的所述第一存储单元和所述第二存储单元进行所述反写操作，所述第二位线为多条所述第一位线中的一条。

4、在本公开的一种示例性实施例中，在读取所述第二存储单元之前，还包括：按第二顺序对所述多组第一位线连接的所述第一存储单元和所述第二存储单元进行所述反写操作，所述第二顺序与所述第一顺序相反。

5、在本公开的一种示例性实施例中，还包括：在每个所述第二存储单元均被正确读取到所述第一数据时，减小所述预设行预充电时间，重新检测。

6、在本公开的一种示例性实施例中，在所述反写操作中，控制所述第一数据的写入时间为预设写延迟，以使所述第二存储单元出现第一数据写入不足。

7、在本公开的一种示例性实施例中，所述第一数据为1，所述第二数据为0；或者，所述第一数据为0，所述第一数据为1。

8、在本公开的一种示例性实施例中，所述第一数量等于待测存储阵列的突发长度，所述待测存储阵列为所述第一存储单元和所述第二存储单元所在的存储阵列。

9、在本公开的一种示例性实施例中，所述第一存储单元和所述第二存储单元包括全部待测感应放大器对应的位线连接的全部存储单元。

10、在本公开的一种示例性实施例中，与所述第一存储单元在同一条第一位线上相邻的存储单元均为所述第二存储单元。

11、在本公开的一种示例性实施例中，同一条字线上设置有所述第一存储单元和所述第二存储单元。

12、在本公开的一种示例性实施例中，在同一条第一位线上，一或多个所述第一存储单元相邻，一或多个所述第二存储单元相邻，同时，至少一个所述第二存储单元与所述第一存储单元相邻。

13、在本公开的一种示例性实施例中，所述第一感应放大器连接测试电压。

14、在本公开的一种示例性实施例中，在所述第一数据为1时，所述测试电压中的电源电压低于待测存储阵列正常工作时的电源电压；在所述第一数据为0时，所述测试电压中的接地电压高于待测存储阵列的接地电压。

15、根据本公开的第二方面，提供一种电子设备，包括：存储器；以及耦合到所述存储器的处理器，所述处理器被配置为基于存储在所述存储器中的指令，进行如上述任意一项所述的方法。

16、根据本公开的第三方面，提供一种计算机可读存储介质，其上存储有程序，该程序被处理器进行时实现如上述任意一项所述的方法。

17、本公开实施例通过对连接第一感应放大器的第一位线、第一字线、第二字线连接的第一存储单元和第二存储单元写入不同数据，并对影响第一位线工作的第二位线、第一字线、第二字线连接的存储单元进行写入操作，在写入操作之间降低行预充电时间，可以在第一位线与第二位线协同工作时，降低第一存储单元对应的行预充电时间，进而使第一位线残留有第一存储单元的数据影响，降低第一位线在协同工作时第一感应放大器对第二存储单元的感应边界，增加第一感应放大器对第二存储单元感应失败的概率，较快检测到第一感应放大器的行预充电时间边界值，并且具有较高的检测效率。

18、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。