具有动态上拉削弱写入辅助电路的存储器元件的制作方法

本申请涉及具有存储器的集成电路，并且更具体地，涉及易失性存储器元件。

背景技术：

1、集成电路通常包含易失性存储器元件。易失性存储器元件仅在集成电路被供电时才保留数据。在电源丢失的情况下，易失性存储器元件中的数据丢失。尽管诸如基于电可擦除可编程只读存储器技术的存储器元件之类的非易失性存储器元件不会以这种方式遭受数据丢失，但是通常不期望或不可能制造作为给定集成电路的一部分的非易失性存储器元件。

2、因此，常使用易失性存储器元件。例如，静态随机存取存储器(sram)芯片包含sram单元，sram单元是一种类型的易失性存储器元件。在可编程逻辑器件集成电路中，sram单元可以用作配置随机存取存储器(cram)单元。可编程逻辑器件是一种类型的集成电路，其可以由用户编程以实现期望的定制逻辑功能。cram单元格用于存储由用户提供的配置数据。一旦加载，cram单元就向晶体管提供控制信号，以配置晶体管从而实现期望的逻辑功能。

3、易失性存储器元件(例如sram和cram单元)通常是基于交叉耦合的反相器(锁存器)的。在每个存储器元件中，交叉耦合的反相器连接到地址晶体管，地址晶体管在从存储器元件读取数据或将数据写入存储器元件时被接通。当没有数据从存储器元件被读取或没有数据被写入存储器元件时，地址晶体管被关断以隔离存储器元件。

4、随着半导体技术朝着更小的尺寸发展，更低的电源电压可以用于给集成电路供电。更低的电源电压和更小的器件可能导致易失性存储器元件的读写裕度降低。这可能造成对可靠的器件操作的挑战。

技术实现思路

1、提供了具有存储器单元的集成电路。集成电路可以包括控制电路，控制电路控制存储器单元阵列。控制电路可以包括诸如寻址电路、数据寄存器电路和读/写电路之类的电路。

2、存储器单元阵列可以包括按行和列排列的存储器单元的组。每个存储器单元可以具有至少包括第一和第二交叉耦合的反相电路的双稳态存储部分。反相电路均可以具有正电源端子。根据实施例，沿给定列布置的存储器单元内的反相电路的正电源端子可以仅耦合到一个对应的上拉削弱晶体管(例如，单个p沟道晶体管可以在存储器单元的列之间共享)。

3、与每一列存储器单元相关联的上拉晶体管都可以从上拉削弱控制电路接收控制信号。控制信号可以在读取操作期间被驱动到接地电源电压电平以帮助最大化读取性能，并且可以在写入操作期间被暂时调整为大于接地电源电压电平，以便暂时削弱上拉晶体管。

4、上拉削弱控制电路可以被配置为处于第一模式，其中控制信号在写入操作期间被偏置到第一预定电压电平，或者被配置为处于第二模式，其中控制信号在写入操作期间被偏置到不同于第一预定电压电平的第二预定电压电平。在一个变型中，上拉削弱控制电路可以包括串联耦合的二极管连接的n沟道晶体管链。在另一种变型中，上拉削弱控制电路可以包括串联耦合的电阻器链。

5、上拉削弱控制电路可以由写入跟踪信号控制。可以使用数字触发器(作为示例)来生成写入跟踪信号。触发器可以在数据输入处接收写入使能信号，在时钟输入处接收时钟信号，并且在复位输入处接收自定时写入完成信号。以这种方式配置，写入跟踪信号可以在时钟信号中的上升沿(假设写入使能信号被断言)之后被断言，直到写入操作结束，其由写入完成信号发出信号。

6、根据附图和下面的具体实施方式，本发明的进一步特征、其性质和各种优点将更加显而易见。

技术特征：

1.一种集成电路，包括：

2.根据权利要求1所述的集成电路，其中所述读取电路包括串联耦合在读取位线和地线之间的第一下拉晶体管和第二下拉晶体管。

3.根据权利要求2所述的集成电路，其中所述第一下拉晶体管具有耦合到相关联的存储器单元的输出节点的栅极端子，并且所述第二下拉晶体管具有接收相应的读取字线信号的栅极端子。

4.根据权利要求2或3所述的集成电路，其中所述第一上拉晶体管被配置为在读取操作期间完全接通，使得存储器单元电源电压被驱动到正电源电平。

5.根据权利要求2或3所述的集成电路，其中所述第一下拉晶体管和所述第二下拉晶体管是n沟道晶体管。

6.根据权利要求1所述的集成电路，进一步包括：

7.根据权利要求1所述的集成电路，其中，所述上拉削弱控制电路包括串联连接的电阻器的链。

8.根据权利要求7所述的集成电路，其中，所述上拉削弱控制电路进一步包括：

9.一种操作权利要求1-8中任一项所述的集成电路的方法，所述集成电路具有在一列存储器单元当中共享的上拉晶体管，所述方法包括：

10.根据权利要求9所述的方法，进一步包括：

11.根据权利要求10所述的方法，其中，产生所述写入跟踪信号包括：使用触发器来产生写入跟踪信号。

12.根据权利要求11所述的方法，其中，使用所述触发器来产生所述写入跟踪信号包括：使用所述触发器来接收写入使能信号、时钟信号和自定时写入完成信号。

13.根据权利要求11所述的方法，进一步包括：

14.一种集成电路，包括：

15.根据权利要求14所述的集成电路，其中所述读取电路包括串联耦合在读取位线和地线之间的第一下拉晶体管和第二下拉晶体管。

16.根据权利要求15所述的集成电路，其中所述第一下拉晶体管具有耦合到相关联的存储器单元的输出节点的栅极端子，并且所述第二下拉晶体管具有接收相应的读取字线信号的栅极端子。

17.根据权利要求15或16所述的集成电路，其中所述上拉晶体管被配置为在读取操作期间完全接通，使得存储器单元电源电压被驱动到正电源电平。

18.根据权利要求15或16所述的集成电路，其中所述第一下拉晶体管和所述第二下拉晶体管是n沟道晶体管。

19.根据权利要求14所述的集成电路，进一步包括：

技术总结提供了具有存储器单元阵列的集成电路。每个存储器单元可以包括至少一对交叉耦合的反相器、写存取晶体管和可选地单独的读端口。每个存储器单元中的交叉耦合反相器可以具有正电源端子。沿着阵列中的给定列的每个存储器单元的正电源端子可以耦合到相应的上拉晶体管。上拉晶体管可以从上拉削弱控制电路接收控制信号。控制信号可以在写入操作期间暂时升高，否则可以被驱动回到地面，以帮助优化读取性能。上拉削弱控制电路可以使用N沟道晶体管或电阻器的链来实现。技术研发人员：R·库马尔,W·Y·科伊受保护的技术使用者：太浩研究有限公司技术研发日：技术公布日：2024/1/15