存储电路、操作存储电路的方法、存储阵列、存储器和电子设备与流程

本公开主要涉及集成电路领域。更具体地，本公开涉及一种电路、操作电路的方法、存储阵列、存储器和电子设备。

背景技术：

1、在集成电路领域，同或逻辑电路是一种常用的逻辑门电路，例如可用于加密运算或解密运算中，也可用于匹配运算、搜索运算等应用中。内容可寻址存储器(content-addressable memory，cam)电路的基本单元即为基于存储器构建的同或逻辑运算单元，也就是以输入数据与所存储数据进行同或逻辑运算，来实现比对。当输入数据与存储数据相同时，存储该存储数据的地址就会输出高电平，从而可以实现有效的寻址。由于内容可寻址存储器电路可以在存储器内进行并行搜索，因此用于加速模式匹配任务。此外，内容可寻址存储器电路还可以应用于机器学习。

2、现有的内容可寻址存储器电路大多是基于静态随机存取存储器(static randomaccess memory，sram)来实现的。由于sram的特性，随着集成电路所处理的数据越来越多，基于sram的集成电路所需要的存储面积不得不增加，这为其广泛使用带来了很大的限制。如何进一步降低集成电路的存储面积同时降低集成电路的成本，是设计者面临的一项巨大的挑战。

技术实现思路

1、至少为了降低集成电路的存储面积的开销，本公开的实施例提供了一种电路、操作电路的方法、存储阵列、存储器和电子设备。

2、在本公开的第一方面，提供了一种存储电路，包括：第一晶体管，被配置为存储第一存储数据；第二晶体管，被配置为存储第二存储数据；第三晶体管，耦接至该第一晶体管，该第三晶体管被配置为将该第一存储数据写入该第一晶体管；第四晶体管，耦接至该第二晶体管和该第三晶体管，该第四晶体管被配置为将该第二存储数据写入该第二晶体管；第五晶体管，耦接至该第一晶体管，该第五晶体管被配置为接收第一输入数据并且判断该第一输入数据与该第一存储数据是否匹配；以及第六晶体管，耦接至该第二晶体管和第五晶体管，该第六晶体管被配置为接收第二输入数据并且判断该第二输入数据与该第二存储数据是否匹配。

3、根据本公开的实施例，通过六个晶体管，既可以实现存储电路的存储功能，还可以实现存储电路的匹配功能。在存储电路的存储模式下，通过将第一存储数据和第二存储数据分别存储到第一晶体管和第二晶体管中，从而实现对两种存储数据的写入。在存储电路的匹配模式下，可以对输入数据与预先存入的存储数据是否一致进行判断。

4、在第一方面的一种实现方式中，该第三晶体管的栅极和该第四晶体管的栅极共同耦接至第一电压端，并且该第三晶体管和该第四晶体管被配置为：从该第一电压端接收第一控制信号，并且根据该第一控制信号导通或断开。由于第三晶体管和第四晶体管可以经由共同耦接的第一电压端来接收控制信号，由此分别完成与第一晶体管及第二晶体管的接通或断开。通过这种方式，可以灵活地使存储电路切换至读写模式，方便存储数据的写入。

5、在第一方面的一种实现方式中，该第五晶体管的栅极和该第六晶体管的栅极共同耦接至第二电压端，并且该第五晶体管和该第六晶体管被配置为：从该第二电压端接收第二控制信号，并且根据该第二控制信号导通或断开。由于第五晶体管和第六晶体管可以经由共同耦接的第二电压端来接收控制信号，由此分别完成与第一晶体管及第二晶体管的接通或断开。通过这种方式，可以灵活地使存储电路切换至匹配模式，方便存储数据与输入数据的匹配和比对。

6、在第一方面的一种实现方式中，该第三晶体管的第一极和该第四晶体管的第一极共同耦接至第三电压端。以此方式，由于第三电压端与第三晶体管和第四晶体管是耦接的，因此可以通过对第三电压端的电压进行控制，来辅助实现对电路的读写与匹配的功能。

7、在第一方面的一种实现方式中，该第五晶体管的第一极和该第六晶体管的第一极共同耦接至匹配线。由于匹配线可以有效地反映第五晶体管和第六晶体管的工作状态，利用这种方式，能够准确判断待匹配的数据与已存入的数据之间是否一致。

8、在第一方面的一种实现方式中，该第一晶体管的第一极和该第二晶体管的第一极耦接至参考电压端。通过这种方式，由于可以在必要时为匹配线提供下拉泄放路径，因此可以通过改变匹配线的电平输出来识别第五晶体管和第六晶体管的工作状态，从而协助对输入数据是否匹配进行判断。由于将第一晶体管和第二晶体管包括在下拉泄放路径中，相比于现有方案中的方案，可以不必额外提供其他的晶体管来实现数据的匹配判断，从而大幅节省晶体管的数目，缓解集成电路中的存储单元中因晶体管繁多所导致的面积开销问题，以此有效地降低存储电路的制造成本。

9、在第一方面的一种实现方式中，该第一晶体管和该第二晶体管中的一个或两个是半浮栅晶体管，并且其中该第一晶体管包括控制栅极和选择栅极，该第二晶体管包括控制栅极和选择栅极。以此方式，可以充分利用半浮栅晶体管擦写速度快、存储面积低的优点，极大地控制基于内容可寻址存储器电路的面积开销所导致的成本增加。

10、在第一方面的一种实现方式中，该第一晶体管和该第二晶体管中的一个或两个是浮栅晶体管。

11、在本公开的第二方面，提供了一种操作本公开的第一方面的电路的方法。该第三晶体管的栅极和该第四晶体管的栅极共同耦接至第一电压端，并且该第五晶体管的栅极和该第六晶体管的栅极共同耦接至第二电压端。该方法包括：为该第一电压端施加第一电平；以及为该第二电压端施加第二电平，其中该第二电平低于该第一电平，以导通该第三晶体管和该第四晶体管并且断开该第五晶体管和该第六晶体管，从而使该电路处于读写模式。以此方式，可以使电路切换至读写模式，从而将待读写的数据存入第一晶体管和第二晶体管。

12、在第二方面的一种实现方式中，第二电平可以是低电平，第一电平可以是高电平。

13、在第二方面的一种实现方式中，该方法还包括：为该第一电压端施加第三电平；以及为该第二电压端施加第四电平，其中该第四电平高于该第三电平，以断开该第三晶体管和该第四晶体管并且导通该第五晶体管和该第六晶体管，以使该电路处于匹配模式。以此方式，可以使电路切换至匹配模式，从而将待匹配的数据已存储到第一晶体管和第二晶体管的数据进行一致性的判断。

14、在第二方面的一种实现方式中，该第一晶体管和第二晶体管是半浮栅晶体管，该方法还包括：为该第一晶体管的控制栅极和选择栅极施加第五电平；以及为该第二晶体管的控制栅极和选择栅极施加第六电平，其中该第五电平和该第六电平与待读写的数据相关联。以此方式，可以通过控制栅极和选择栅极的电压施加完成预定的读写功能。

15、在第二方面的一种实现方式中，第三电平可以是低电平，第四电平可以是高电平。

16、在第二方面的一种实现方式中，该第一晶体管和第二晶体管是半浮栅晶体管，该方法还包括：为该第一晶体管的控制栅极和选择栅极施加第七电平；以及为该第二晶体管的控制栅极和选择栅极施加第八电平，其中该第七电平和该第八电平与待匹配的数据相关联。以此方式，可以通过控制栅极和选择栅极的电压施加完成预定的匹配功能。

17、在本公开的第三方面，提供了一种存储阵列。该存储阵列装置包括多个本公开的第一方面的存储电路，其中多个存储电路呈阵列分布。

18、在本公开的第四方面，提供了一种存储器。该存储器包括：控制器；以及本公开的第三方面的存储阵列。

19、在本公开的第五方面，提供了一种电子设备。该电子设备包括电路板；以及本公开的第四方面的存储器，该存储器设置在该电路板上。

20、本公开的这些和其它方面在以下(多个)实施例的描述中会更加简明易懂。